【正文】 微機測控系統(tǒng)課程設計 7 各引腳的功能如下： VCC：供電電壓。 GND ：接地。 P0 口： P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL 門電流。當 P1口的管腳第一次寫 1 時，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時， P0 口作為原碼輸入口，當 FIASH 進行校驗時， P0輸出原碼，此時 P0 外部必須被拉高。 P1 口： P1 口是一個內部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出4TTL 門電流。 P1 口管腳寫入 1 后，被內部上拉為高，可用作輸入， P1口被外部下拉為低電平時，將輸 出電流，這是由于內部上拉的緣故。在 FLASH 編程和校驗時， P1 口作為第八位地址接收。 P2 口： P2口為一個內部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4個 TTL 門電流，當 P2口被寫 “1” 時，其管腳被內部上拉電阻拉高，且作為輸入。并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。這是由于內部上拉的緣故。 P2 口當用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進行存取時， P2口輸出地址的高八位。在給出地址 “1” 時，它利用內部上拉優(yōu)勢，當對外部八位地址數(shù)據(jù)存儲器進行讀寫時，P2口輸出其特殊功能寄存 器的內容。 P2口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 P3 口： P3 口管腳是 8個帶內部上拉電阻的雙向 I/O 口，可接收輸出 4 個 TTL 門電流。當 P3 口寫入 “1” 后，它們被內部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3口將輸出電流（ ILL）這是由于上拉的緣故。 RST ：復位輸入。當振蕩器復位器件時，要保持 RST 腳兩個機器周期高電平時間。 ALE/PROG ：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平 時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外部數(shù)據(jù)存儲器時，將跳過一個 ALE 脈沖。如想禁止ALE 的輸出可在 SFR 8EH 地址上置 0。此時， ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。 PSEN ：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周 微機測控系統(tǒng)課程設計 8 期兩次 PSEN 有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 PSEN 信號將不出現(xiàn)。 EA ：當保持低電平時，則在此期間 CPU 只訪問外部程序存儲器（ 0000HFFFFH），不管是否有內部程序存儲器。注意加密方式 1時， EA 將內部鎖定為 RESET；當端保持高電平時，則執(zhí)行內部程序存儲器中的程序。在 FLASH 編程期間，此引腳也用于施加 12V編程電源（ VPP）。 XTAL1 ：反向振蕩放大 器的輸入及內部時鐘工作電路的輸入。 XTAL2 ：來自反向振蕩器的輸出。 ADC0808 為了滿足多種需要，目前國內外各半導體器件生產(chǎn)廠家設計并生產(chǎn)出了多種多樣的ADC 芯片。僅美國 AD 公司的 ADC 產(chǎn)品就有幾十個系列、近百種型號之多。從性能上講，它們有的精度高、速度快，有的則價格低廉。從功能上講，有的不僅具有 A/D 轉換的基本功能，還包括內部放大器和三態(tài)輸出鎖存器；有的甚至還包括多路開關、采樣保持器等，已發(fā)展為一個單片的小型數(shù)據(jù)采集系統(tǒng)。 ADC0808 是采樣分辨率為 8 位的、以逐次逼近原理進行模 /數(shù)轉換的器件。其內部有一個 8通道多路開關，它可以根據(jù)地址碼鎖存譯碼后的信號，只選通 8 路模擬輸入信號中的一個進行 A/D 轉換。 ADC0808 是 ADC0809 的簡化版本，功能基本相同。一般在硬件仿真時采用ADC0808 進行 A/D 轉換，實際使用時采用 ADC0809 進行 A/D 轉換。 ADC0808 是 CMOS 單片型逐次逼近式 A/D 轉換器，它有 8路模擬開關、地址鎖存與譯碼器、比較器、 8 位開關樹型 A/D 轉換器。 圖 33 AD0808 引腳 圖 微機測控系統(tǒng)課程設計 9 1) 主要技術指標和特性 （ 1）分辨率： 8位。 （ 2）總的不可調誤差： ADC0808 為177。 1/2LSB,ADC 0809 為177。 1LSB。 （ 3）轉換時間： 取決于芯片時鐘頻率，如 CLK=500kHz 時， TCONV=128μ s。 （ 4）單一電源： +5V。 （ 5）模擬輸入電壓范圍： 單極性 0～ 5V；雙極性177。 5V,177。 10V(需外加一定電路 )。 （ 6）具有可控三態(tài)輸出緩存器。 （ 7）啟動轉換控制為脈沖式 (正脈沖 )，上升沿使所有內部寄存器清零，下降沿使 A/D轉換開始。 （ 8）使用時不需進行零點和滿刻度調節(jié)。 2) 內部結構和外部引腳 ADC0808/0809 的內部結構和外部引腳分別如圖 和圖 所示。內部各部分的作用和工作原理在內部結構圖中已一目了然，在此就不再贅述，下面僅對各引腳定義分述如下： 圖 34 ADC0808/0809 內部結構框圖 （ 1） IN0～ IN7—— 8 路模擬輸入，通過 3根地址譯碼線 ADDA、 ADDB、 ADDC 來選通一路。 （ 2） D7～ D0—— A/D 轉換后的數(shù)據(jù)輸出端，為三態(tài)可控輸出，故可直接和微處理器數(shù)據(jù)線連接。 8 位排列順序是 D7為最高位， D0為最低位。 （ 3） ADDA、 ADDB、 ADDC—— 模擬通道選擇地址信號， ADDA 為低位， ADDC 為高位。地址 信號與選中通道對應關系如表 所示。 （ 4） VR(+)、 VR()—— 正、負參考電壓輸入端，用于提供片內 DAC 電阻網(wǎng)絡的基準電壓。在單極性輸入時， VR(+)=5V， VR()=0V；雙極性輸入時， VR(+)、 VR()分別接正、 微機測控系統(tǒng)課程設計 10 負極性的參考電壓。 表 31 地址信號與選中通道的關系 地 址 選中通道 ADDC ADDB ADDA 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 IN0 IN1 IN2 IN3 IN4 IN5 IN6 IN7 （ 5） ALE—— 地址鎖存允許信號，高電平有效。當此信號有效時， A、 B、 C 三位地址信號被鎖存，譯碼選通對應模擬通道。在使用時，該信號常和 START 信號連在一起，以便同時鎖存通道地址和啟動 A/D 轉換。 （ 6） START—— A/D 轉換啟動信號，正脈沖有效。加于該端的脈沖的上升沿使逐次逼近寄存器清零，下降沿開始 A/D 轉換。如正在進行轉換時又接到新的啟動脈沖，則原來的轉換進程被中止，重新從頭開始轉換。 （ 7） EOC—— 轉換結束信號，高電平有效。該信號在 A/D 轉換過程中為低電平，其余時間為高電平。該信號可作為被 CPU 查詢的狀態(tài)信號，也可作為對 CPU 的中斷請求信號。在需要對某個模擬量不斷采樣、轉換的情況下， EOC 也可作為啟動信號反饋接到 START 端，但在剛加電時需由外電路第一次啟動。 （ 8） OE—— 輸出允許信號，高電平有效。當微處理器送出該信號時， ADC0808/0809的輸出三態(tài)門被打開，使轉換結果通過數(shù)據(jù)總線被讀走。在中斷工作方式下，該信號往往是 CPU 發(fā)出的中斷請求響應信號。 3) 工作時序與使用說明 當通道選擇地址有效時， ALE 信號一出現(xiàn)，地址便馬上被鎖存，這時轉換啟動信號緊隨 ALE 之后 (或與 ALE 同時 )出現(xiàn) 。 START 的上升沿將逐次逼近寄存器 SAR 復位，在該上升沿之后的 2μ s 加 8 個時鐘周期內 (不定 )， EOC 信號將變低電平，以指示轉換操作正在進行中，直到轉換完成后 EOC 再變高電平。微處理器收到變?yōu)楦唠娖降?EOC 信號后，便立即送出 OE 信號，打開三態(tài)門，讀取轉換結果。 微機測控系統(tǒng)課程設計 11 模擬輸入通道的選擇可以相對于轉換開始操作獨立地進行 (當然，不能在轉換過程中進行 )，然而通常是把通道選擇和啟動轉換結合起來完成 (因為 ADC0808/0809 的時間特性允許這樣做 )。這樣可以用一條寫指令既選擇模擬通道又啟動轉換。在與微機接口時，輸入通道的 選擇可有兩種方法，一種是通過地址總線選擇，一種是通過數(shù)據(jù)總線選擇。 如用 EOC 信號去產(chǎn)生中斷請求，要特別注意 EOC 的變低相對于啟動信號有 2μ s+8 個時鐘周期的延遲，要設法使它不致產(chǎn)生虛假的中斷請求。為此，最好利用 E