【正文】 ........................................................................... 36 桂林電子科技大學(xué)實(shí)訓(xùn)（論文）報(bào)告用紙 第 1 頁 共 36 頁 引 言 隨著科技的發(fā)展， VGA 漢字顯示系統(tǒng)的應(yīng)用范圍越來越廣泛，傳統(tǒng)的 VGA 字符顯示方案是通過通用處理器控制 VGA 接口顯示字符信息的，這種顯示方案是以通用處理器為核心的處理系統(tǒng)，整個(gè)系統(tǒng)體積大、可靠性不高且靈活性差，不適合便攜設(shè)備的設(shè)計(jì)。而 FPGA 芯片具有可靠性高、編程靈活和體積小等特點(diǎn)，因此用 FPGA 技術(shù)來實(shí)現(xiàn) VGA漢字顯示可以有效解決傳統(tǒng)技術(shù)中的缺點(diǎn)。 顯示繪圖陣列 (video graphic array， VGA)接口 ，它作為一種標(biāo)準(zhǔn)的顯示接口得到了廣泛的應(yīng)用。 VGA 接口大多應(yīng)用在顯示器與顯卡之間；同時(shí)還可以應(yīng)用在彩色等離子電視輸入圖像的模數(shù)轉(zhuǎn)換上； VGA 接口同樣也是 LCD 液晶顯示設(shè)備的標(biāo)準(zhǔn)接口?？删幊踢壿嬈骷S著微電子制造工藝的發(fā)展取得了長(zhǎng)足的進(jìn)步 。早期的器件只能存儲(chǔ)少量的數(shù)據(jù)，完成簡(jiǎn)單的邏輯功能；發(fā)展到現(xiàn)在，可以完成復(fù)雜的邏輯功能，速度更快，規(guī)模更大，功耗更低。目前可編程邏輯器件主要有兩類：復(fù)雜可編程邏 輯器件 (plex programmable logic device， CPLD)和現(xiàn)場(chǎng)可編程邏輯器件 (field programmable gate array， FPGA) 。 FPGA 的運(yùn)行速度快，管腳資源豐富，容易實(shí)現(xiàn)大規(guī)模的系統(tǒng)設(shè)計(jì)，有大量的軟核可用，便于進(jìn)行二次開發(fā)。另外，由于 FPGA 具有可重構(gòu)能力、抗干擾性強(qiáng)等特點(diǎn) ，因此，F(xiàn)PGA 在工業(yè)控制等領(lǐng)域越來越受到重視。利用 FPGA 完成 VGA 顯示控制，可以使圖像和漢字的顯示脫離 PC機(jī)控制，形成體積小、功耗低的各式嵌入式系統(tǒng) (便攜式設(shè)備或手持設(shè)備 )， 應(yīng)用于地面勘測(cè)、性能監(jiān)測(cè)等方面，具有重要的現(xiàn)實(shí)意義。 1 FPGA 和 VGA概述 FPGA 的 概念 FPGA 是英文 Field Programmable Gate Array 的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在 PAL、 GAL、 CPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA（現(xiàn)場(chǎng)可編程門陣列）是專用集成電路（ ASIC）中集成度最高的一種，用戶可對(duì) FPGA 內(nèi)部的邏輯模塊和 I/O模塊重新配置，以實(shí)現(xiàn)用戶的邏輯，因而也被用于對(duì) CPU 的模擬。用戶對(duì) FPGA 的編程數(shù)據(jù)放在 Flash 芯片中，通過上電加載到 FPGA 中，對(duì)其進(jìn)行初始化。也可在線對(duì)其編程，實(shí)現(xiàn)系統(tǒng)在線重構(gòu)，這一特性可以構(gòu)建一個(gè)根據(jù)計(jì)算任務(wù)不同而實(shí)時(shí)定制的 CPU，這是當(dāng)今研究的熱門領(lǐng)域。 桂林電子科技大學(xué)實(shí)訓(xùn)（論文）報(bào)告用紙 第 2 頁 共 36 頁 FPGA 的發(fā)展 和其他可編程邏輯器件一樣， FPGA 也由未完成的邏輯陣列所組成，通過將這些邏輯陣列連接到一起來完成一定的功能。像 PAL 一樣，各個(gè)陣列單元之間的相互連接是可以編程的。下面介紹 FPGA 的發(fā)展過程。 1985 年， Xilinx公司推出了世界上第一款 FPGA。推出的這款 FPGA 包括兩個(gè)器件和支持布同布線的設(shè)計(jì)工具。 FPGA 的發(fā)展非?？欤诓坏?10 年的時(shí)間里，時(shí)鐘頻率就從不到 10MHz 提高到 規(guī)則已 經(jīng)達(dá)到亞微米級(jí)別， FPGA 芯片的規(guī)模也從幾千門增加到 2 萬多等效門。大量功能強(qiáng)大易用的軟件工具也相繼推出，使得 FPGA 很快占領(lǐng)了電子設(shè)計(jì)領(lǐng)域很大的一塊市場(chǎng)。 20世紀(jì) 80年代推出的 FPGA可以說是 Intel公司于 1971年推出第一款商用微處理器的延續(xù)。那個(gè)時(shí)期，典型的微處理器系統(tǒng)包含微處理器、存儲(chǔ)器和一些特殊功能 的中小規(guī)模（ MSI/SSI）器件。為追求更佳的件能、更小的尺寸、更低的成本、更快的錯(cuò)誤恢復(fù)能力、高可靠性以及更快更易使用的原型，集成電路的設(shè)計(jì)者都意識(shí)到一定會(huì)有一種器件要取代當(dāng)時(shí)的中小規(guī)模電路。這個(gè)概念的第一個(gè)嘗試是 Sigics 公司于 1975 年推出的 83S100 FPLA（現(xiàn)場(chǎng)可編程邏輯陣列）。這款可編程器件實(shí)際上是一款 PLA 結(jié)構(gòu)的器件。它由 16 個(gè)輸人、 48個(gè)乘積項(xiàng)與陣列、 8 個(gè)輸出、 48個(gè)乘積項(xiàng)或陣列構(gòu)成，通過 NiCr 熔絲實(shí)現(xiàn)連續(xù)的斷開或連接。這種方法在以降低速度和增加功耗為代價(jià)的前提下，給了設(shè)計(jì)師 們很大的電路設(shè)計(jì)空間。但是這款可編程器件需要人工來設(shè)置熔絲的斷或合，因此很復(fù)雜而且容易出錯(cuò)。 FPGA 的工作原理 為了能讓不太熟悉 FPGA 的讀者能夠?qū)?FPGA 有一個(gè)整體印 象 ，這里以 Xilinx 4000系列的 FPGA 為例簡(jiǎn)單說明它的設(shè)汁能力。 XC4025 包含大約 1024 個(gè) CLB，它們按 32 32的矩陣形式排列在 FPGA 芯片里，這相當(dāng)于 25 000 個(gè)等效門。這款 FPGA 包含 422Kbit的 RAM，主要用于編程。一個(gè) CLB 的運(yùn)行頻率可達(dá) 250MHz，但如果將互連線網(wǎng)絡(luò)引入的延遲以及像加法器這樣更復(fù)雜的邏 輯考慮進(jìn)去，還可以獲得 2050MHz 的時(shí)鐘頻率。直觀地講，加法器這樣的邏輯是由大量的 CLB 來構(gòu)成的，例如 一 個(gè) 32bit 的加法器要用掉62 個(gè) CLB。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個(gè)部分。 FPGA 的基本特點(diǎn)主要有： 采用 FPGA 設(shè)計(jì) ASIC 電路，用戶不需要投片生產(chǎn)，就能得到 合用的芯片。 FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 FPGA 內(nèi)部有豐富的觸發(fā)器和 I／ O引腳。 桂林電子科技大學(xué)實(shí)訓(xùn)（論文）報(bào)告用紙 第 3 頁 共 36 頁 FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 可以說， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。目前FPGA 的品種很多，有 Xilinx 的 XC系列、 Altera 公司的 FIEX 系列等。 FPGA 是由存放在片內(nèi) RAM中的程序來設(shè)置其工作狀態(tài)的，因此， 工作時(shí)需要對(duì)片內(nèi)的 RAM進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 加電時(shí)， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA 進(jìn)入工作狀態(tài)。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA 能夠反復(fù)使用。FPGA 的編程無須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM 編程器即可。當(dāng)需要修改 FPGA 功能時(shí)，只需換一片 EPROM 即可。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此， FPGA 的使用非常靈活。 FPGA 有多種配置模式：并 行主模式為一片 FPGA 加一片 EPROM 的方式；主從模式可以支持一片 PROM 編程多片 FPGA；串行模式可以采用串行 PROM 編程 FPGA；外設(shè)模式可以將 FPGA 作為微處理器的外設(shè)，由微處理器對(duì)其編程。 VGA 基本概念 像素和分辨率 : 目前的顯示器基木都采用 APA(all point addressable)即全點(diǎn)、了址方式。 顯示器上輸出的一切信息，包括數(shù)值、文字、表格、圖像、動(dòng)畫等等，都是由光點(diǎn)（即像素）構(gòu)成的 。 顯示的最小單位就是像素 , 像素之間的最 小間距就是點(diǎn)距。 越小像素越密 , 則畫面越清晰和細(xì)膩。而 分辨率的則指整個(gè)屏幕的像素得多少。可以通過顯示器的實(shí)際尺寸除以像距近似得到 。 掃描頻率： 顯示器采用光柵掃描方式，即轟擊熒光屏的電子束在 CRT 屏幕上從左到右（受水平同步信號(hào) HSYNC 控制）、從上到下（受垂直同步信號(hào) VSYNC 控制）做有規(guī)律的移動(dòng)。光柵掃描又分逐行掃描和隔行掃描。電子束采用光柵掃描方式，從屏幕左上角一點(diǎn)開始，向右逐點(diǎn)進(jìn)行掃描，形成一條水平線；到達(dá)最右端后，又回到下一條水平線的左端，重復(fù)上面的過程；當(dāng)電子束完成右下角一點(diǎn)的掃描后，形成一幀。此后，電子束又回到左上方起點(diǎn)，開始下一幀的掃描 。這種方法也就是常說的逐行掃描顯示。而隔行掃描指電子束在掃描時(shí)每隔一行掃一線，完成一屏后再返回來掃描剩下的線，這與電視機(jī)的原理一樣。隔行掃描的顯示器比逐行掃描閃爍得更厲害，也會(huì)讓使用者的眼睛更疲勞。目前微機(jī)所用顯示器幾乎都是逐行掃描。 完成一行掃描所需時(shí)間稱為水平掃描時(shí)間，其倒數(shù)稱為行頻率；完成一幀（整屏）掃描所需的時(shí)間稱為垂直掃描時(shí)間，其倒數(shù)為垂直掃描頻率，又稱刷新頻率，即刷新一屏的頻率。常見的有 60Hz 、 75Hz 等，標(biāo)準(zhǔn)VGA 顯示的場(chǎng)頻 60Hz ，行頻為 。 顯示卡 : 一個(gè)像素點(diǎn)有多個(gè)顏 色 , 由表示該點(diǎn)的二進(jìn)制的位數(shù)決定 (也稱為位寬 )。像素位寬為 8bit，則每個(gè)像素有 28=256 種顏色；位寬為 16bit 則有 2^16= 65536 種 桂林電子科技大學(xué)實(shí)訓(xùn)（論文）報(bào)告用紙 第 4 頁 共 36 頁 顏色，位寬為 24bit 則有 2^24 即一千七百多萬種顏色。顯示卡內(nèi)的 D / A（數(shù)／模）轉(zhuǎn)換電路將每個(gè)像素的位寬（二進(jìn)位整數(shù)）轉(zhuǎn)換成對(duì)應(yīng)亮度的 R、 G 、 B（紅、綠、藍(lán)）模擬信號(hào)，控制屏幕上相應(yīng)的三色熒光點(diǎn)發(fā)光，產(chǎn)生所要求的顏色。隨著技術(shù)的進(jìn)步顯示卡的功能也不斷增加。 VGA 顯示原理 VGA 標(biāo)準(zhǔn)是一種計(jì)算機(jī)顯示標(biāo)準(zhǔn)，最初是由 IBM 公司在 1987 年提出 的，分辨率是640*480。 VGA 接口也叫做 D Sub 接口，是顯卡上輸出模擬信號(hào)的接口。目前大多數(shù)計(jì)算機(jī)與外部顯示設(shè)備之間都是通過模擬 VGA 接口連接，計(jì)算機(jī)內(nèi)部以數(shù)字方式生成的顯示圖像信息，被顯卡中的 D／ A 轉(zhuǎn)換器轉(zhuǎn)變?yōu)?R、 G、 B 三原色信號(hào)和行、場(chǎng)同步信號(hào)，信號(hào)通過電纜傳輸?shù)斤@示設(shè)備中。 VGA 接口定義 VGA 接口負(fù)責(zé)向顯示器輸出相應(yīng)的顯示信號(hào)。 VGA 接口是一種 D 型接口，上面共有15 個(gè)針孔，非對(duì)稱地分成 3排，每排 5個(gè)，其排列及接口定義如圖 1所示。 圖 1 VGA接口 在基于 FPGA 的 VGA 控制中，只需要考慮行同步信號(hào) (Hs)、場(chǎng)同步信號(hào) (Vs)、藍(lán)基色 (R)、綠基色 (G)、紅基色 (B)這 5個(gè)信號(hào)。如果能從 FPGA 發(fā)出這 5個(gè)信號(hào)到 VGA接口，就可以實(shí)現(xiàn)對(duì) VGA 的控制。 VGA 時(shí)序控制 VGA 工業(yè)標(biāo)準(zhǔn)中，像素的輸出頻率為 MHz，行頻率是 ，場(chǎng)頻率是。如果顯示器發(fā)這種標(biāo)準(zhǔn)頻率輸出，其分辨率為 640*480，即每行顯示 640 個(gè)像素，每場(chǎng)顯示 480 行。事實(shí)上，這 640*480 是顯示器的有效顯示區(qū)除了這一區(qū)域之外，還有行消隱區(qū)以及場(chǎng)消 隱區(qū)，以實(shí)現(xiàn)行列的同步操作， VGA 接口實(shí)際輸出的像素是800*525。 對(duì)于行同步信號(hào)，由于每行實(shí)際的像素?cái)?shù)是 800，所以行頻率是 MHz／ 桂林電子科技大學(xué)實(shí)訓(xùn)（論文）報(bào)告用紙 第 5 頁 共 36 頁 800= KHz，行周期是 1／ =。在這 800 個(gè)像素當(dāng)中， 640 點(diǎn)是有效顯示區(qū)， 160 點(diǎn)是消隱區(qū) (即非顯示區(qū) )。行同步信號(hào) Hs每行有一個(gè)脈沖，其低電平的寬度是 *96／ 800= ps，有 96 個(gè)脈沖。行掃描時(shí)序要求如表 1 所示，時(shí)序圖如圖 2所示。 表 1 行掃描時(shí)序要求 (單位：像素 ) 圖 2 行掃描時(shí)序圖 對(duì)于場(chǎng)同步信號(hào) ， 每場(chǎng)實(shí)際的行數(shù)是 525 行，行頻率是 KHz，所以場(chǎng)頻率是 KHz／ 525= Hz，場(chǎng)周期是 1／ Hz= ms。這 525 行當(dāng)中，有 480行是有效顯示區(qū)， 45行是場(chǎng)消隱區(qū)。場(chǎng)同步信號(hào)每場(chǎng)有一個(gè)脈沖，其低電平寬度是 16． 683 ms*2／ 525=63us(兩行 )。場(chǎng)掃描的時(shí)序要求如表 2 所示，時(shí)序圖如圖 3所示。 表 2 場(chǎng) 掃描時(shí)序要求 (單位： 行 ) 圖 3 場(chǎng)掃描時(shí)序圖 桂林電子科技大學(xué)實(shí)訓(xùn)（論文）報(bào)告用紙 第 6 頁 共 36 頁 2 系統(tǒng)設(shè)計(jì)