【正文】 余數(shù)應(yīng)為 0，如果某一位出錯(cuò)，則余數(shù)不為 0，不同位數(shù)出錯(cuò)余數(shù)不同。更換不同的待測(cè)碼字可以證明：余數(shù)與出錯(cuò)位的對(duì)應(yīng)關(guān)系是不變的，只與碼制和生成多項(xiàng)式有關(guān)，對(duì)于其他碼制或選用其他生成多項(xiàng)式，出錯(cuò)模式將發(fā)生變化。 如果循環(huán)碼有一位出錯(cuò)，用 G(x)作模 2 除將得到一個(gè)不為 0 的余數(shù)。可通過(guò)異或門(mén)將它糾正后在下一次移位時(shí)送回 A16 繼續(xù)移滿一個(gè)循環(huán)，就得到一個(gè)糾正后的碼字。 QUARTUS 軟件設(shè)計(jì)校驗(yàn)碼生成電路，能實(shí)現(xiàn)奇偶校驗(yàn)碼和循環(huán)冗余CRC 碼的設(shè)計(jì)。 課程設(shè)計(jì)（論文） 5 驗(yàn)碼生成電路。 VHDL 設(shè)計(jì)法設(shè)計(jì)循環(huán)冗余 CRC 碼生成電路。 12 位二進(jìn)制數(shù)據(jù)存放在 A 寄存器中，加碼后的數(shù)據(jù)以二進(jìn)制顯示在發(fā)光二級(jí)管上。 ： 圖 21 總電路示意圖 3. EDA 技術(shù)及 QUARTUS II 軟件的簡(jiǎn)介 EDA 是 Electronic Design Automation(電子設(shè)計(jì)自動(dòng)化 )的縮寫(xiě) 。 由于它是一門(mén)剛剛發(fā)展起來(lái)的新技術(shù)，涉及面廣，內(nèi)容豐富，理解各異，所以目前尚無(wú)一個(gè)確切的定義。但從 EDA 技術(shù)的幾個(gè)主要方面的內(nèi)容來(lái)看，可以理解為： EDA 技術(shù)是以大規(guī)?？删幊踢壿嬈骷樵O(shè)計(jì)載體，以硬件描述語(yǔ)言為系統(tǒng)邏輯描述的主要表達(dá)方式，以計(jì)算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_(kāi)發(fā)軟件及實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)為設(shè)計(jì)工具，通過(guò)有關(guān)的開(kāi)發(fā)軟件，自動(dòng)完成用軟件的方式設(shè)計(jì)電子系統(tǒng)到硬件系統(tǒng)的一門(mén)新技術(shù)?？梢詫?shí)現(xiàn)邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合及優(yōu)化，邏輯布局布線、邏輯仿真。完成對(duì)于特定目標(biāo)芯片的M1 M2 奇偶校驗(yàn)碼生成電路 CRC 碼生成電路 X LDX IN（ 11~0） 課程設(shè)計(jì)（論文） 6 適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒?EDA 技術(shù)是伴隨著計(jì)算機(jī)、集 成電路、電子系統(tǒng)的設(shè)計(jì)發(fā)展起來(lái)的，至今已有 30多年的歷程。大致可以分為三個(gè)發(fā)展階段。 20世紀(jì) 70年代的 CAD(計(jì)算機(jī)輔助設(shè)計(jì) )階段：這一階段的主要特征是利用計(jì)算機(jī)輔助進(jìn)行電路原理圖編輯， PCB 布同布線，使得設(shè)計(jì)師從傳統(tǒng)高度重復(fù)繁雜的繪圖勞動(dòng)中解脫出來(lái)。20世紀(jì) 80年代的 QtE(計(jì)算機(jī)輔助工程設(shè)計(jì) )階段：這一階段的主要特征是以邏輯摸擬、定時(shí)分析、故障仿真、自動(dòng)布局布線為核心，重點(diǎn)解決電路設(shè)計(jì)的功能檢測(cè)等問(wèn)題，使設(shè)計(jì)而能在產(chǎn)品制作之前預(yù)知產(chǎn)品的功能與性能。 20吐紀(jì)如年代是 EDA(電子設(shè)計(jì)自動(dòng)化 )階段：這一階段的 主要特征是以高級(jí)描述語(yǔ)言，系統(tǒng)級(jí)仿真和綜合技術(shù)為特點(diǎn)，采用 “自頂向下 ”的設(shè)計(jì)理念，將設(shè)計(jì)前期的許多高層次設(shè)計(jì)由 EDA 工具來(lái)完成。 EDA 是電子技術(shù)設(shè)計(jì)自動(dòng)化，也就是能夠幫助人們?cè)O(shè)計(jì)電子電路或系統(tǒng)的軟件工具。該工具可以在電子產(chǎn)品的各個(gè)設(shè)計(jì)階段發(fā)揮作用，使設(shè)計(jì)更復(fù)雜的電路和系統(tǒng)成為可能。在原理圖設(shè)計(jì)階段，可以使用 EDA 中的仿真工具論證設(shè)計(jì)的正確性；在芯片設(shè)計(jì)階段，可以使用 EDA中的芯片設(shè)計(jì)工具設(shè)計(jì)制作芯片的版圖：在電路板設(shè)計(jì)階段，可以使用 EDA 中電路板設(shè)計(jì)工具設(shè)計(jì)多層電路板。特別是支持硬件描述語(yǔ)言的 EDA 工具的出現(xiàn)，使復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)自動(dòng)化成為可能，只要用硬件描述語(yǔ)言將數(shù)字系統(tǒng)的行為描述正確，就可以進(jìn)行該數(shù)字系統(tǒng)的芯片設(shè)計(jì)與制造。有專家認(rèn)為， 21世紀(jì)將是四 A 技術(shù)的高速發(fā)展期， EDA 技術(shù)將是對(duì) 21世紀(jì)產(chǎn)生重大影響的十大技術(shù)之一。 EDA 技術(shù)的基本特征 :EDA 代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向 .將EDA 技術(shù)與傳統(tǒng)電子設(shè)計(jì)方法進(jìn)行比較可以看出，傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)只能在電路板上進(jìn)行設(shè)計(jì)，是一種搭積木式的方式，使復(fù)雜電路的設(shè)計(jì)、調(diào)試十分困難；如果某一過(guò)程存在錯(cuò)誤．查找和修改十分不便；對(duì)于集成電路設(shè)計(jì)而言，設(shè)計(jì)實(shí)現(xiàn)過(guò)程與具體 生產(chǎn)工藝直接相關(guān)，因此可移植性差；只有在設(shè)計(jì)出樣機(jī)或生產(chǎn)出芯片后才能進(jìn)行實(shí)泅，因而開(kāi)發(fā)產(chǎn)品的周期長(zhǎng)。而電子 EDA 技術(shù)則有很大不同，采用可編程器件，通過(guò)設(shè)計(jì)芯片來(lái)實(shí)現(xiàn)系統(tǒng)功能。采用硬件描述語(yǔ)言作為設(shè)計(jì)輸入和庫(kù) (LibraIy)的引入，由設(shè)計(jì)者定義器件的內(nèi)部邏輯和管腳，將原來(lái)由電路板設(shè)計(jì)完成的大部分工作故在芯片的設(shè)計(jì)中進(jìn)行。由于管腳定義的靈活性，大大減輕了電路圖設(shè)計(jì)和電路板設(shè)計(jì)的工作量和難度，有效增強(qiáng)了設(shè)計(jì)的靈活性，提高了工作效率。并且可減少芯片的數(shù)量，縮小系統(tǒng)體積，降低能源消耗，提高了系統(tǒng)的性能和可靠性。能全 方位地利用計(jì)算機(jī)自動(dòng)設(shè)計(jì)、仿真和調(diào)試。 硬件描述語(yǔ)言 ： 硬件描述語(yǔ)言 (HDL)是一種用于進(jìn)行電子系統(tǒng)硬件設(shè)計(jì)的 課程設(shè)計(jì)（論文） 7 計(jì)算機(jī)高級(jí)語(yǔ)言，它采用軟件的設(shè)計(jì)方法來(lái)描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接形式。 硬件描述語(yǔ)言可以在三個(gè)層次上進(jìn)行電路描述，其層次由高到低分為行為級(jí)、 R，幾級(jí)和門(mén)電路級(jí)。常用硬件描述語(yǔ)言有 WDL、 Velllq 和 AHDL語(yǔ)言。 WDL 語(yǔ)言是一種高級(jí)描述語(yǔ)言，適用于行為級(jí)和 R，幾級(jí)的描述； Vedlq語(yǔ)言和 ABEL 語(yǔ)言屬于一種較低級(jí)的描述語(yǔ)言，適用于 R，幾級(jí)和門(mén)電路級(jí)的描述。現(xiàn)在 WDL 和 Velllq 作為工業(yè) 標(biāo)準(zhǔn)硬件描述語(yǔ)言，已得到眾多 EDA 公司的支持，在電子工程領(lǐng)域，它們已成為事實(shí)上的通用硬件描述語(yǔ)言，承擔(dān)幾乎全部的數(shù)字系統(tǒng)的設(shè)計(jì)任務(wù)。應(yīng)用 Vf 進(jìn)行電子系統(tǒng)設(shè)計(jì)有以下優(yōu)點(diǎn)： (1)與其他硬件描述語(yǔ)言相比， WDL 具有更強(qiáng)的行為描述能力，強(qiáng)大的行為描述能力是避開(kāi)具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。(2)VHDL 具有豐富的仿真語(yǔ)句和庫(kù)函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能檢查設(shè)計(jì)系統(tǒng)的功能可行性，并可以隨時(shí)對(duì)系統(tǒng)進(jìn)行仿真。 (3)Vf 語(yǔ)句的行為描述能力和程序結(jié)構(gòu)，決定了它具有支持大規(guī)模設(shè)計(jì)的分解 和對(duì)已有設(shè)計(jì)的再利用功能。 (4)用 Vf 完成的設(shè)計(jì)，可以利用 EDA 工具進(jìn)行邏輯綜合和優(yōu)化，并可根據(jù)不同的目標(biāo)芯片自動(dòng)把 Vf 描述設(shè)計(jì)轉(zhuǎn)變成門(mén)級(jí)網(wǎng)表，這種設(shè)計(jì)方式極大地減少了電路設(shè)計(jì)的時(shí)間及可能發(fā)生的錯(cuò)誤，從而降低了開(kāi)發(fā)成本。 (5)Vf0L 對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，可以在設(shè)計(jì)者不僵硬件結(jié)構(gòu)的情況下，也不必管最終設(shè)計(jì)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。 (6)由于 VI 具有類屬描述語(yǔ)句和子程序調(diào)用等功能，所以對(duì)于已完成的設(shè)計(jì)，可以在不改變?cè)闯绦虻那闆r廠，只需改變類屬參量或函數(shù)，就能很容易地改變及計(jì)的規(guī)模和結(jié)構(gòu)。 EDA 技術(shù)