【正文】 夜收費標準的轉(zhuǎn)換；修改按鍵：對單價進行調(diào)整；復位按鍵：計數(shù)器能將記錄數(shù)據(jù)自動清零。 2 系統(tǒng)的組成及工作原理 系統(tǒng)的硬件構成及功能 本系統(tǒng)的硬件設計主要包括單片機 AT89C5數(shù) 據(jù)顯示部件、模擬行駛時間單元、及計價單元的設計。在硬件設計過程中，充分利用各部件的功能，實現(xiàn)多功能的出租車計價器設計。 利用單片機豐富的 IO端口，及其控制的靈活性，實現(xiàn)基本的時間計價功能和價格選擇、總價顯示控制等功能。 而采用模擬電路和數(shù)字電路設計的計價器整體電路的規(guī)模較大，用到的器件多，造成故障率高，難調(diào)試。 在硬件設計過程中，充分利用各部件的功能，實現(xiàn)多功能的出租車計價器設計。 而采用 AT89C52單片機進行的設計，相對來說功能強大，用較少的硬件和適當?shù)能浖嗷ヅ浜峡梢院苋菀椎貙崿F(xiàn)設計要求，且靈活性強 ，可以通過軟件編程來完成更多的附加功能。 不但能實現(xiàn)所要求的功能而且能在很大的程度上擴展功能，而且還可以方便的對系統(tǒng)進行升級。具體電路參見附錄中“多功能出租車計價器總體電路圖”如圖 單片機控制方案圖。 2 單片機控制方案圖 AT89C52 單片機及其引腳說明 AT89C52是美國 ATMEL公司生產(chǎn)的低功耗，高性能 CMOS 8位單片機，片內(nèi)含 8KB的可系統(tǒng)編程的 Flash只 讀程序存儲器 ，器件采用 ATMEL公司的高密度、非易失性存儲技術生產(chǎn)，兼容標準 8051指令系統(tǒng)及引腳。它集 Flash程序存儲器既可在線編程（ ISP）也可用傳統(tǒng)方法進行編程及通用 8位微處理器于單片芯片中，具有高性價比。 AT89C52 是一個有 40 個引腳的芯片，引腳配置如圖 AT89C52 引腳配置所示。 圖 AT89C52引腳配置 AT89C52 芯片的 40 個引腳功能為： VCC：電源電壓。 鍵盤控制 AT24C02 掉電存儲 里程計算 89C52 單片機 金額顯示 單價顯示 串口顯示驅(qū)動電路 3 GND：接地。 RST：復位輸入。當 RST 變?yōu)楦唠娖讲⒈３?2 個機器周期時，將使單片機復位。WDT 溢出將使該引腳輸出高電 平，設置 SFR AUXR 的 DISRTO 位可打開或關閉該功能。DISKRTO 位缺省為 RESET 輸出高電平打開狀態(tài)。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。 XTAL2： 來自反向振蕩放大器的輸出。 P0 口： 一組 8 位漏極開路型雙向 I/O 口。也即地址 /數(shù)據(jù)總線復用口。作為輸出口用時，每位能驅(qū)動 8 個 TTL 邏輯門電路，對端口寫“ 1”可作為高阻抗輸入端用。在訪問外部數(shù)據(jù)存儲器或程序存儲器時，這組口線分時轉(zhuǎn)換地址（低 8 位）和數(shù)據(jù)總線復用，在訪問期間激活內(nèi)部上拉電阻。在 Flash 編程時， P0 口接收指令 字節(jié)，而在程序校驗時，輸出指令字節(jié)，校驗時，要求外接上拉電阻。 P1 口：一個帶內(nèi)部上拉電阻的 8 位雙向 I/O 口， P1 的輸出緩沖級可驅(qū)動（吸收或輸出電流） 4 個 TTL 邏輯門電路。對端口寫“ 1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口。作輸入口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流（ IIL）。 Flash 編程和程序校驗期間， P1 接收低 8 位地址。 P1 口部分端口引腳及功能如表 21 P1 口特殊功能所示。 表 21 P1口特殊功能 P1 口引腳 特殊功能 MOSI（用于 ISP 編程） MOSI（用于 ISP 編程） SCK（用于 ISP 編程） P2 口：一個帶內(nèi)部上拉電阻的 8 位雙向 I/O 口。 P1 的輸出緩沖級可驅(qū)動（吸收或輸出電流） 4 個 TTL 邏輯門電路。對端口寫“ 1”，通過內(nèi)部的上拉電阻把端口 4 拉到高電平，此時可作輸入口。作輸入口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流（ IIL）。在訪問外部程序存儲器或 16 位地址的外部數(shù)據(jù)存儲器時， P2 口送出高 8 位地址數(shù)據(jù)。在訪問 8 位地址的外部數(shù)據(jù)存儲器時， P2 口線上的內(nèi)容在整個訪問期間不改變。 Flash 編程和程序校驗期間， P2 亦接收低 8 位地址。 P3 口： 一個帶內(nèi)部上拉電阻的 8 位雙向 I/O 口。 P3 的輸出緩沖級可驅(qū)動（吸收或輸出電流） 4 個 TTL 邏輯門電路。對 P3 口寫“ 1”時，它們被內(nèi)部的上拉電阻把拉到高電并可作輸入端口。作輸入端口使用時，被外部拉低的 P3 口將用上拉電阻輸出電流（ IIL）。 P3 口除了作為一般的 I/O 口線外，更重要的用途是它的第二功能，如表 22 P3 口特殊功能所示。 P3 口還接收一些用于 Flash 閃速存儲器編程和程序校驗期間的控制信號。 表 22 P3口特殊功能 P3 口引腳 特殊功能 RXD（串行輸入口） TXD（串行輸出口） （外部中斷 0） （外部中斷 1） T0（定時器 0 外部輸入） T1（定時器 1 外部輸入） （外部數(shù)據(jù)存儲器寫選通） （外部數(shù)據(jù)存儲器讀選通） PSEN/：程序儲存允許輸出是外部程序存儲器的讀先通信號，當 AT89C52 由外部程序存 儲器取指令（或數(shù)據(jù)）時，每個機器周期兩次 PSEN/有效，即輸出兩個脈沖。當訪問外部數(shù)據(jù)存儲器，沒有兩次有效的 PSEN/信號。