eda實現(xiàn)多功能數(shù)字鐘課程設(shè)計-文庫吧
2025-05-16 10:09 本頁面
【正文】 制。 拓展功能： 校時、校分（有兩個使能端構(gòu)成，分別為校時、校分功能，同時按無效） 仿電臺報時（每個小時的 59 分 5 5 5 5 59 分別以四長聲一短聲進(jìn)行報時） 時段控制（讓信號顯示燈在晚上 19 點至早上 5 點滅。之后亮） 二、關(guān)鍵詞 小時、分鐘計時模塊、頂層文件、整點報時、時段控制、下載模塊 三、內(nèi)容摘要 設(shè)計要求： (1)小時計數(shù)器為 8421BCD碼 24 制；分和秒計數(shù)器為 8421BCD碼 60 進(jìn)制計數(shù)器； (2)拓展功能： ①校正“時”和“分”；②整點報時；③時段控制。 硬件描述語言設(shè)計 (Verilog HDL 語言 )方法在 QuartusП軟件系統(tǒng)平臺上建立數(shù)字電子鐘電路的頂層文件并完成編譯和仿真。 輸入變量：時鐘 CPS，直接清零 RD；輸出變量：小時計時 H[7..4]、 H[3..0]為 8421BCD 碼輸出，其時鐘為 CPH；之后的分計時、秒計時均為 8421BCD 碼輸出，其時鐘為 CPS 等。 在頂層文件中，由若干低層模塊“打包”組成整個多功能數(shù)字鐘， 分別對各模塊作設(shè)計及仿真，最后級聯(lián)各模塊，統(tǒng)調(diào)、仿真及下載，從而實現(xiàn)各項功能。 四、數(shù)字鐘電路系統(tǒng)組成框圖： 主 體 電 路 拓展電路 五、各個功能模塊的實現(xiàn) (1)小時計時 模塊圖如下： 對該模塊進(jìn)行編譯及波形仿真如下：時顯示器 分顯示器 秒顯示器 仿電臺報時 時譯碼器 時計數(shù)器 分譯碼器 分計數(shù)器 秒譯碼器 秒計數(shù)器 時段控制 定點鬧時 校時電路 分析及結(jié)論： 由仿真圖看出，當(dāng)小時的高四位為 0、 1 時，小時的低四位為九時，在下一個時鐘的 上跳延來了之后，高四位加一；當(dāng)小時的高四位為 2，同時低四位為 3 時，小時的高低四位都清零。 從而實現(xiàn) 00— 24 分的記數(shù)功能。仿真波形顯示里 23 小時到 00 分的循環(huán)的過程仿真到位。 對上述仿真波形圖進(jìn)行打包工作，將 24 進(jìn)制圖建立成模塊： (2)分鐘計時 模塊原理圖如下： 對該圖進(jìn)行編譯及波形仿真如下： EDA 實現(xiàn)多功能數(shù)字鐘 分析及結(jié)論： 分計數(shù)器 是 60進(jìn)制的。當(dāng)分鐘的高四位 0、 4時，小時的低四位為九時，在下一個時鐘的上跳延來了之后，高四位加一；當(dāng)分鐘的高四位為 5，同時低四位為 9 時，分鐘的高低四位都清零。 從而實現(xiàn) 00— 59秒的記數(shù)功能。 Cp60S 為向分的進(jìn)位信號上跳沿有效。仿真波形顯示里 59 秒到 00秒的循環(huán)的過程，仿真到位 。 對上述仿真波形圖進(jìn)行打包工作，將 60 進(jìn)制圖建立成模塊： (3)秒鐘計時 模塊原理圖如下： EDA 實現(xiàn)多功能數(shù)字鐘 對該圖進(jìn)行編譯及波形仿真如下 分析及結(jié)論： 仿真實現(xiàn) 00— 59 秒的記數(shù)功能。 Cp60S 為向分的進(jìn)位信號上跳沿有效。仿真波形顯示里 59秒到 00秒的循環(huán)的過程，仿真到位 。 對上述仿真波形圖進(jìn)行打包工作，將 60 進(jìn)制圖建立成模塊： (4)校時校分模塊 模塊原理圖如下 EDA 實現(xiàn)多功能數(shù)字鐘 對該圖 進(jìn)行編譯及波形仿真如下 分析及結(jié)論： 由仿真圖可以看出，當(dāng) SWM 為 0 時，用秒時鐘 CPS 對分鐘進(jìn)行校對。當(dāng) SWH、 SWM 都不為 0 時、分鐘、小時正常計數(shù)。驗證了本模塊的邏輯功能 (5)整點報時模塊 對該圖進(jìn)行編譯及波形仿真如下 由仿真圖波形圖可以看出，當(dāng)為 59 分 51 秒 53 秒 55 秒 57 秒時，以低音報時，當(dāng)以 59 分 59 秒時以高音報時。驗證了本模塊的邏輯功能正確。 (6)時段控制模塊 EDA 實現(xiàn)多功能數(shù)字鐘 對該圖進(jìn)行編譯及波形仿真如下 由仿真圖波形圖可以看出，從 6 點到 18 點，路燈滅，從 19 點到凌晨 5 點（包括 5 點）路燈亮，驗證了本模塊的邏輯功能正確。 六、多功能數(shù)字鐘的頂層文件部分 原理圖如下： 對該圖進(jìn)行編譯及波形仿真如下 EDA 實現(xiàn)多功能數(shù)字鐘 由仿真波形分析： ① 電子鐘走時正常； ② 通過對 SWH 和 SWM 的操作，能“校時”“校分”； ③ 整點高音低音報時； ④ 時段控制路燈的亮滅。 七、下載 添加譯碼模塊后的原理圖 選用芯片 EDA 實現(xiàn)多功能數(shù)字鐘 分配引腳號 對器件進(jìn)行下載 在電腦上安裝實驗板驅(qū)動然后下載模塊進(jìn)行驗證時鐘功能。 效果顯示 ① 校時 EDA 實現(xiàn)多功能數(shù)字鐘 ②校分 EDA 實現(xiàn)多功能數(shù)字鐘 ③ 整點報時 EDA 實現(xiàn)多功能數(shù)字鐘 八 、《課程設(shè)計》中遇 到的問題及解決辦法： (1)在用 verilog HDL 描述模塊時一些語言的理解不是很熟悉也不是很理解的到位，通過查找其他書籍和詢問老師才得以理解。 (2)模塊編譯成功了進(jìn)行仿真的時候有些時候得不到相應(yīng)的結(jié)果，會有錯誤出現(xiàn)，通過回頭檢查，發(fā)現(xiàn)是自己沒有按照操作步驟中的 setting 進(jìn)行設(shè)置所以得不到相應(yīng)的仿真圖形。 (3)在最后的所有打包模塊級聯(lián)的時候，很多相應(yīng)的細(xì)節(jié)沒有注意，例如，有些管腳需要輸入這個管腳而我沒有給，還有一些管腳之間的鏈接，我由于疏忽有些標(biāo)明是大寫，有些標(biāo)明是小寫，因此，聯(lián)接不成功。 后來反復(fù)的檢查就成功了。 (3)在實驗板上驗證效果的時候在 軟件上進(jìn)行操作，且發(fā)現(xiàn)該軟件中沒有相對應(yīng)的芯片后咨詢老師才知應(yīng)在更高級版本 中操作。 (4)在效果顯示上面我一開始的效果是秒鐘走時正常，到了分鐘該進(jìn)制它不進(jìn)制。老師說是級聯(lián)有問題，經(jīng)過返回去修改模塊、仿真均沒有問題。后來就將分鐘、時鐘的模塊換成了用圖形仿真進(jìn)行打包然后級聯(lián)在進(jìn)行下載顯示效果，效EDA 實現(xiàn)多功能數(shù)字鐘 果是成功的。后來也有部分同學(xué)也出現(xiàn)了這樣的狀況，老師好好的看了各模塊，原來一些模塊有著相應(yīng)的問題。 九 、《課程設(shè)計》 中設(shè)計項目完成最
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1