多路競(jìng)賽搶答器的設(shè)計(jì) - 副本-文庫(kù)吧
2025-05-14 09:27 本頁面
【正文】 IE 是使能輸入端， OE 是使能輸出端， GS 為優(yōu)先編碼器輸出端，當(dāng)某一輸入端低電平輸入且它的優(yōu)先級(jí)別高，當(dāng)輸入端沒有低電平輸入時(shí)，輸出端 輸出相應(yīng)該輸入端的代碼。 真值表如下： 鎖存端 輸入端 輸出端 ST 7I 6I 5I 4I 3I 2I 1I 0I 2Y 1Y 0Y Yex 1 1 1 1 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 0 74LS148 Y2 Y1 Y0 YexI0 I1 I2 I3 I4 I5 I6 I7V ccSTGNDVcc EO GS 3 2 1 0 AO4 5 6 7 EI A2 A1 GND74LS148 0 1 1 1 0 0 1 1 0 0 1 1 1 1 0 1 0 0 0 0 1 1 1 1 1 0 1 0 1 0 0 1 1 1 1 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 芯片 74LS279 引腳功能及 功能 表： 1Q 2Q 3Q 4Q1R 1S1 1S2 2R 2S 3R 3S1 3S2 4R 4S 芯片 74LS279 引腳功能： 四個(gè)鎖存器中具有兩個(gè)置位端 SA、 SB,當(dāng) S 為低電平， R 為高電平時(shí)，輸出端 Q 為高電平 ；當(dāng) S 為高電平， R 為低電平時(shí)，輸出為低電平；當(dāng) S 和 R 均為高電平時(shí)，輸出被鎖在已建立的電平。當(dāng) S 和 R 均為低電平時(shí)，輸出為穩(wěn)定的高電平狀態(tài)。對(duì) SA、 SB,S 的低電平表示只要有一個(gè)為低電平， S 的高電平表示 SA 和 SB 均為高電平。 1Q4Q 表示輸出端， 1S4S 表示置位端低電平有效， 1R4R 復(fù)位端低電平有效。 功能表如下： 輸 入 輸 出 說 明 R S Qn+1 0 0 鎖存器狀態(tài)不定，不允許 0 1 0 鎖存器置 0 1 0 1 鎖存器置 1 1
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1