sopc技術課程設計---基于sopc技術實現(xiàn)數(shù)字鬧鐘-文庫吧
2025-05-13 22:14 本頁面
【正文】 頂層實體。創(chuàng)建完頂層設計文件之后，使用 SOPC Builder 創(chuàng)建 NIOS II 嵌入式處理器，添加、配置系統(tǒng)的外設 IP，組成 Nios II 系統(tǒng)模塊。 Nios II 系統(tǒng)模塊設計完成之后要加入到該頂層實體中，然后進行其他片上邏輯的開發(fā)。 Quartus II 工程的建立： （ 1）啟動 Quartus II 軟件； （ 2）選擇 File 菜單 ，出現(xiàn) Introduction 頁面，該頁面介紹所要完成的具體任務，點擊 next。 （ 3） 進行項目名稱的設定、工作目錄的選擇。指定工程存放的目錄，工程名和頂層實體名，工程名和頂層實體名要求相同，工程目錄 可以隨意設置，但必須是英文的目錄，工程名和頂層實體名也要求是英文名字，我們的工程名和頂層實體名為 clock，選擇 Next。 4. 可以為工程添加先期已經(jīng)輸入的設計文件，指定用戶自定義的元件庫的路徑，這里我們沒有事先輸入好的文件，也沒有自定義的元件庫，點擊 Next 進入下一步。 5. 用戶指定目標器件，根據(jù)開發(fā)板的所使用的器件來選擇，實際開發(fā)中，通過查看核心板的參考手冊來獲取所使用的器件具體型號，可以使用窗口右邊的 Filters 來加快器件的選擇，選擇完畢點擊 Next。 6. 指定在 Quartus II 之 外的用于，設計輸入、綜合、仿真、時序分析的第三方 EDA 工具，Quartus II 對第三方工具的支持比較完善。這里我們不做選擇，直接點擊 Next。 所見新工程的信息，確認所創(chuàng)建工程的主要信息，點擊 Finish 完成工程的建立，在開發(fā)的過程中，還可以通過菜單 來對這些配置進行修改。 點擊 Finish 按鈕， Quartus II自動會打開這個工程，可以看到頂層實體名出現(xiàn)在工程導航窗口中。 7,、 新建的工程窗口中，選擇 ；在 Device Design File 頁中，選 擇 Block Diagram／Schematic File，即原理圖文件，也可以選擇硬件描述語言的文件形式。單擊 OK。出現(xiàn)一個模塊編輯窗口；選擇 ，出現(xiàn) Save As 對話框，顯示的目錄為之前設置的工程目錄，文件名為之前設置的頂層實體名（由于這是工程的第一個文件，系統(tǒng)會默認為頂層設計實體的名字）。確定 Add to Current Project 選項被選中，點擊 save。 器件型號 創(chuàng)建 NIOS II 系統(tǒng)模塊 （ 1） 創(chuàng)建系統(tǒng)：啟動 SOPC Builder，選擇 ，出現(xiàn)如圖所示的 Create New System 對話框。鍵入系統(tǒng)的名字，選擇硬件描述語言 Verilog 或者是 VHDL。 （ 2） 設置系統(tǒng)主頻和指定目標 FPGA：在 Board 部分選擇 Unspecified，然后在 Device Family選擇 Cyclone II。用戶需要設置系統(tǒng)的時鐘頻率，該頻率用于計算硬件和軟件開發(fā)中的定時，比如時鐘分頻或波特率，還可以選擇是否選用流水線。 （ 3）加入 Nios II CPU 和 IP模塊：首先加入 Nios II 軟核 ， Nios II 是軟核 CPU，共有三種類型的 CPU 可供選擇： Nios II/e(經(jīng)濟型 )、 Nios II/s（標準型）和 Nios II/f（快速型）。用戶可以根據(jù)實際的情況進行選擇。 Nios II 是一個用戶可以自行進行定制的 CPU，用戶可以增加新的外設、新的指令等。 添加 CPU 軟核 添加內(nèi)存 __SDRAM 添加 LCD 模塊 添加 100ms 的定時器 完整的 SOPC 的硬件系統(tǒng) C y c lo n e I Iin c lk 0 f re q u e n c y : 5 0 . 0 0 0 M H zOp e ra t io n M o d e : N o rm a lC lk R a t io Ph (d g ) D C (% )c0 1 / 1 5 4 . 0 0 5 0 . 0 0c1 1 / 1 0 . 0 0 5 0 . 0 0in c lk 0 c0c1P L Lin s t 1 生成的 PLL 模塊 P IN _ R 2 1P IN _ T 2 2P IN _ T 2 1L V T T LL V T T LL V T T LV C CKEY [ 3. . 1] I N P U TP IN _ L 1L V T T LV C CC LK_50M H z I N P U TP IN _ R 2 2L V T T LV C CR es et _n I N P U TP IN _ L 2 2L V T T LV C CSW
畢業(yè)設計相關推薦
鄂ICP備17016276號-1