【正文】 △ t， 6 T=N*△ t。那么就可以得到圖示的數(shù)字信號。要改變其頻率只需要改變其采樣的時間間隔 △ t，由于采樣點數(shù) N 不變， N=△ t*T，因此， △ t 越小， T 就越大，對應(yīng)的頻率就越大。再通過數(shù)模轉(zhuǎn)換，便可以得到光滑的正弦波和三角波。 圖 正弦波和三角波采樣原理圖 VHDL 波形發(fā)生控制電路通過外來控制信號和高速時鐘信號，向波形數(shù)據(jù)ROM 發(fā)出地址信號， ROM 的大小由采樣點的個數(shù)決定。波形 ROM 中存有發(fā)生器的波形數(shù)據(jù)，如正弦波或三角波數(shù)據(jù)。當(dāng)接受來自 VHDL 的地址信號后，將從數(shù)據(jù)線輸出相應(yīng)的波形數(shù)據(jù)。取出采樣點的幅值，這樣就可以產(chǎn)生數(shù)字化的波形。采樣點越多，那么得到的波形就越光滑，但是相應(yīng)的存儲器的容量就需要得越大，因此，需要正確的選擇采樣點數(shù)。 四種波形單周期的取樣示意圖 ： 如圖是波形發(fā)生與掃頻信號發(fā)生器電路方框圖 ，它通過外來控制信號和高速時鐘信號，向波形數(shù)據(jù) ROM 發(fā)出地址信號，輸出波形的頻率由發(fā)出的地 7 址信號的速度決定；當(dāng)以固定頻率掃描輸出地址時，模擬輸出波形是固定頻率，而當(dāng)以周期性時變方式掃描輸出地址時，則模擬輸出波形是 掃頻信號 。 波形合成器的設(shè)計 正弦波合成 對一個幅度為 1 的正弦波的一個周期進(jìn)行 1024 點采樣，用 Matlab 計算得到每一點對應(yīng)的幅度值，然后量化成 8 位二進(jìn)制數(shù)據(jù)存放在 ROM 中，理論上，采樣的點數(shù)及量化的位數(shù)越多，合成的波形 精確度越高，但是， D/AC0832 的位數(shù)只有 8 位，量化等級最高為 256，其量化誤差已能達(dá)到要求，對于查正弦表的舍入誤差也可忽略，故不再細(xì)分。這里采用 1024個采樣點，是為了調(diào)頻時能得到較好的波形。依次取出 ROM 中的數(shù)據(jù)，即可得到幅度上是階梯型的正弦波。再經(jīng)過 D/A 轉(zhuǎn)換，便可得到連續(xù)的正弦波。 三角波、鋸齒波、矩形波的合成 由于三角波、鋸齒波、矩形波波形變化是線性，因此不需要進(jìn)行波形存儲。三角波的產(chǎn)生是使幅度逐次增加一個相位進(jìn)，一直到最大值后變?yōu)椴街鸫螠p少一個相位步進(jìn)，如此便產(chǎn)生一個周期的波形，鋸 齒波與三角波類似，只是到達(dá)最大值后又從 0 開始。矩形波的產(chǎn)生更為簡單，只需根據(jù)占空比，調(diào)節(jié)一個周期內(nèi)輸出高、低電平的時間即可。 圖 1 三角波、矩形波、鋸齒波發(fā)生器及相位累加器 程序流程 由于波形發(fā)生控制器和波形數(shù)據(jù) ROM 都是利用硬件描述語言 VHDL 編程實現(xiàn)的，所以統(tǒng)稱為波形發(fā)生模塊。波形發(fā)生控制器的作用是利用 FPGA 選擇產(chǎn)生 8 正弦波或者三角波，然后再發(fā)出地址信號，取 ROM 中存好的正弦波或三角波的采樣數(shù)據(jù)。 波形發(fā)生模塊包括幅度設(shè)置、正弦波 /三角波切換和頻率設(shè)置三個進(jìn)程。幅度設(shè)置模塊可以對輸出波形的幅度進(jìn)行 設(shè)置?？梢缘玫交ǚ鹊?1～ 10 倍幅度值。正弦波 /三角波切換進(jìn)程的作用是完成通過按鍵來選擇輸出三角波或者三角波。頻率設(shè)置進(jìn)程主要是對輸出的頻率進(jìn)行設(shè)置，在前面已經(jīng)介紹過正弦波發(fā)生的原理，基于此原理，在程序設(shè)計的時候，只要合適的改變采樣點的時間間隔就可完成頻率設(shè)置。 圖 2 波形發(fā)生與掃頻信號發(fā)生器電路方框圖二 頻率與幅度調(diào)節(jié)的原理及實現(xiàn) 由于采用 DDFS，在 ROM 中存有波形一個周期的 n 個等間隔歸一化采樣數(shù)據(jù)，改變相位累加器的步進(jìn)，從而改變對 ROM 中數(shù)據(jù)的讀取速度，即可 合成不同頻率的波形，存儲器中存入過量的采樣值，使得采樣點數(shù)較少時，依然能夠得到較好的波形輸出，從而得到較高的頻率輸出。否則，采樣點數(shù)太少會使產(chǎn)生的波形嚴(yán)重失真。輸出波形的頻率可由式（ 21）計算： Skff N osc ??? 20 式（ 21） 其中， fosc為晶振頻率， k 為分頻系數(shù)， N 為相位累加器位數(shù)， S 為相位累加器步長。 若取 fosc＝ ,k=50,N＝ 16，帶入上式得到 f0＝ 10S（ Hz）。 因此，只要控制 S 的值就可以準(zhǔn)確地實現(xiàn)頻率 步進(jìn)為 10Hz 的等步進(jìn)調(diào)頻。但是，現(xiàn)有的晶振為 32MHz，通過實驗測試、比較，可用下式計算頻率： )(104965306320210000 HzSSf ???? 式（ 22） 也能得到 10Hz 精確的等步進(jìn)調(diào)節(jié)，但犧牲了波形的質(zhì)量，因為 65306 不是一個 2N 的數(shù)，這樣波形會漏掉少量采樣點。不過，即使這樣，得到的波形依然很平滑，可以滿足設(shè)計要求。若要使頻率調(diào)節(jié)步進(jìn)減小到 1Hz，對晶振有特殊要求，它的振蕩頻率必須是 2 的 N次冪。由式（ 21）舉例說明累加器位數(shù)不同產(chǎn)生的差異： 9 )(132104857633554432 HzSS ??? 式 (23) )(13355443233554432 HzSS ?? 式 (24) 式（ 24）產(chǎn)生的波形將遠(yuǎn)遠(yuǎn)優(yōu)于式 (23)，更優(yōu)于我們現(xiàn)在所得到的波形，最高頻率可提高幾倍。 另外，由于 DAC0832 的電流建立時間是 1μ s，因此輸出波形的最高頻率由下式?jīng)Q定： ? ?)(3 1 2 5 0)(321 0 0 0 0 0 0Hz1 0 0 0 0 0 0101m a x 6HzHzf???? ? 最小采樣點數(shù)＝最小采樣點數(shù) 因此，要得到更高頻率的波形需使用更高速的 D/A 轉(zhuǎn)換器。 D/A 轉(zhuǎn)換模塊的設(shè)計 D/A 轉(zhuǎn)換器負(fù)責(zé)將 ROM 輸出的數(shù)據(jù)轉(zhuǎn)換成模擬信號，經(jīng)濾波電 路后輸出。輸出波形分頻率上限與 D/A 器件的轉(zhuǎn)換速度由重要關(guān)系。采用的是 DAC0832 作為 A/D 轉(zhuǎn)換器件 。 DAC0832 是 8 位 D/A 轉(zhuǎn)換器，轉(zhuǎn)換周期為 1μs，其引腳信號可以直接與 FPGA 目標(biāo)芯片相接。 圖 芯片的引腳圖 圖 為其芯片的引腳圖。各引腳的說明如下： ILE：數(shù)據(jù)鎖存允許控制信號輸入口線，高電平有效； WR WR2：寫信號 2，低電平有效； XFER：數(shù)據(jù)傳輸控制信號，低電平有效； VREF：基準(zhǔn)電壓，可正可負(fù)， 10V～ +10V； RFB：反饋 電阻端； IOUT1/IOUT2：電流輸出端； AGND/DGND：模擬地與數(shù)字地。在高速情況下，此二 GND 地的連接線必須盡可能短，且系統(tǒng)的單點接地點須接在此連續(xù)的某一點上。 10 程序中的正弦波或者三角波的波形數(shù)據(jù)由 64個點構(gòu)成，此數(shù)據(jù)經(jīng) DAC0832，并經(jīng)過濾波器后，得到光滑的正弦波。 D/A 轉(zhuǎn)換量是以電流形式輸出的，所以必須將其變?yōu)殡妷盒盘柌拍芩腿霝V波電路。 濾波電路模塊的設(shè)計 232 RC 濾波電路圖 濾波電路可考慮采用二階巴特沃茲低通濾波器或者 RC 低通濾波器。巴特沃茲濾波器的幅度函 數(shù)是單調(diào)下降的，由于 n 階低通巴特沃斯濾波器的前（ 2n1）階導(dǎo)數(shù)在 ω=0 處為零，所以巴特沃斯濾波器也稱為最大平坦幅度濾波器，該方案濾波性能較好，但構(gòu)造和參數(shù)設(shè)置比較復(fù)雜。價格也比較昂貴。而 RC 低通濾波器可以消除在信號產(chǎn)生過程中有干擾性的高頻信號，由于不須運算發(fā)大器，參數(shù) 計算容易，對系統(tǒng)要求不高。因此在本設(shè)計中，利用 RC 低通濾波器就可以達(dá)到要求。 結(jié)束語 本設(shè)計基于 VHDL 的多功能波形發(fā)生器，充分利用 VHDL 所具有的靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過編程來修改，從而提 高開發(fā)效率，縮短研發(fā)周期。測試結(jié)果表明系統(tǒng)產(chǎn)生的波形穩(wěn)定，抗干擾能力強，頻率和幅度調(diào)節(jié)方便，精度高。實現(xiàn)了各種波形的產(chǎn)生，尤其是實現(xiàn)了傳統(tǒng)的函數(shù)信號發(fā)生器不具有的一些波形的產(chǎn)生。輸出波形頻率按設(shè)計要求可調(diào)，并達(dá)到一定的精度 經(jīng)過分析和研究 ，最終完成了該實驗設(shè)計的基本要求，輸出多 種不同的波形實現(xiàn)信號頻率可調(diào)，并且在此基礎(chǔ)上調(diào)用了鎖相環(huán)技術(shù)，增加了輸出信號幅度可調(diào)。經(jīng)過測量顯示輸出波形信號穩(wěn)定。 通過該信號發(fā)生器的設(shè)計，學(xué)習(xí)和掌握了D/A 轉(zhuǎn)換，更加熟練地使用 VHDL 硬件電路 語言的編程并 熟練地掌語言編寫過程中的握數(shù) 據(jù)的控制、運用 quartusII 仿真和調(diào)用 modelsim 仿真。熟悉軟件在編譯過程中出現(xiàn)的錯誤和排除這些錯誤。 編寫代碼時應(yīng)該細(xì)分代碼實現(xiàn)的功能，從很小的一個功能部分開始編寫，不能全部一起編寫，要先編寫一小部分進(jìn)行仿真。測試成功之后再編寫下一個功能模塊，最好能使用模塊化設(shè)計，以功能分開編寫，分別測試。一步步實現(xiàn)功能。如果沒有細(xì)分的話，容易出問題，而且出現(xiàn)問題也不知道是哪一小部分，無從排除。發(fā)現(xiàn)編寫實現(xiàn)相同的不同代碼占有 VHDL的邏輯單元也大小不一，通過對語言的簡化可以節(jié)省很多邏輯單元。覺得硬件編程的最高境 11 界 應(yīng)該是“用最簡單的語言描述最復(fù)雜的硬件”。 參考文獻(xiàn) (1) 王祖強 .電子設(shè)計自動化技術(shù) .山東大學(xué)出版社， 2021 (2) 黃仁欣 .EDA 技術(shù)實用教程 .清華大學(xué)出版社， 2021 (3) 黃志偉 .全國大學(xué)生電子設(shè)計競賽系統(tǒng)設(shè)計 .北京航空航天大學(xué)出版社， 2021 (4) 徐志軍 ,王金明等 .《 EDA 與 PLD 設(shè)計》， 2021 (5) 盧毅 ,賴杰 .VHDL 與數(shù)字電路設(shè)計 .科學(xué)出版社， 2021 (6) Fundamentals of Digital Logic with VHDL machine press， 2021 (7) 孫建鳳 .數(shù)字存儲示波器的原理、特點及發(fā)展動態(tài) .宇航計測技術(shù)， 1996， 16(6) (8) 李國麗 ,朱維勇 .《 EDA 與數(shù)字系統(tǒng)設(shè)計》 .機械工業(yè)出版社， 2021 (9) 王行 ,李衍 .The introduction and Improvement of EDA Technology. 西安電子出版社， 2021 (10) HDLC ompilerfor Verilog Reference (11) 盧毅等 .《 VHDL與數(shù)字電路 設(shè)計》 .科學(xué)出版社， 2021 (12) 潘松 ,黃繼夜 .EDA 技術(shù)實用教程 .科學(xué)出版社， 2021 (13) 李國麗等 .EDA 與數(shù)字系統(tǒng)設(shè)計 .機械工業(yè)出版社， 2021 (14) 翁木云 .FPGA 設(shè)計與應(yīng)用 .西安電子科技大學(xué)， 2021 (15) 林明權(quán) .VHDL 數(shù)字控制系統(tǒng)設(shè)計范例 .電子工業(yè)出版社， 2021 (16) 陳意軍 ,王迎旭 .CPLD 在頻率測控系統(tǒng)中的應(yīng)用 .半導(dǎo)體技術(shù)， 2021， 26(12) 14 大學(xué)本科生畢業(yè)設(shè)計 （論文） 撰寫規(guī)范 本科生畢業(yè)設(shè)計（論文）是學(xué)生在畢業(yè)前提交的一份具有一定研究價值和實 用價值的學(xué)術(shù)資料。它既是本科學(xué)生開始從事工程設(shè)計、科學(xué)實驗和科學(xué)研究的初步嘗試，也是學(xué)生在教師的指導(dǎo)下，對所進(jìn)行研究的適當(dāng)表述，還是學(xué)生畢業(yè)及學(xué)位資格認(rèn)定的重要依據(jù)。畢業(yè)論文撰寫是本科生培養(yǎng)過程中的基本訓(xùn)練環(huán)節(jié)之一，應(yīng)符合國家及各專業(yè)部門制定的有關(guān)標(biāo)準(zhǔn)，符合漢語語法規(guī)范。指導(dǎo)教師應(yīng)加強指導(dǎo)，嚴(yán)格把關(guān)。 論文結(jié)構(gòu)及要求 論文包括題目、中文摘要、外文摘要、目錄、正文、參考文獻(xiàn)、致謝和附錄等幾部分。 題目 論文題目應(yīng)恰當(dāng)、準(zhǔn)確地反映論文的主要研究內(nèi)容。不應(yīng)超過 25 字，原則上不得使用標(biāo)點符號，不 設(shè)副標(biāo)題。 摘要與關(guān)鍵詞 摘要 本科生畢業(yè)設(shè)計（論文）的摘要均要求用中、英兩種文字給出，中文在前。 摘要應(yīng)扼要敘述論文的研究目的、研究方法、研究內(nèi)容和主要結(jié)果或結(jié)論，文字要精煉，具有一定的獨立性和完整性，摘要一般應(yīng)在 300 字左右。摘要中不宜使用公式、圖表，不標(biāo)注引用文獻(xiàn)編號，避免將摘要寫成目錄式的內(nèi)容介紹。 關(guān)鍵詞 關(guān)鍵詞是供檢索用的主題詞條，應(yīng)采用能覆蓋論文主要內(nèi)容的通用技術(shù)詞條（參照相應(yīng)的技術(shù)術(shù)語標(biāo)準(zhǔn)），一般列 3～ 5 個，按詞條的外延層次從大到小排列，應(yīng)在摘要中 出現(xiàn)。 目錄 目錄應(yīng)獨立成頁，包括論文中全部章、節(jié)的標(biāo)題及頁碼。 15 論文正文 論文正文包括緒論、論文主體及結(jié)論等部分。 緒論 緒論一般作為論文的首篇。緒論應(yīng)說明選題的背景、目的和意義，國內(nèi)外文獻(xiàn)綜述以及論文所要研究的主要內(nèi)容。 文管類論文的緒論是畢業(yè)論文的開頭部分，一般包括說明論文寫作的目的與意義，對所研究問題的認(rèn)識以及提出問題。緒論只是文章的開頭，不必寫章號。 畢業(yè)設(shè)計（論文）緒論部分字?jǐn)?shù)不多于全部論文字?jǐn)?shù)的 1/4。 論文主體 論文主體是論文 的主要部分，要求結(jié)構(gòu)合理，層次清楚，重點突出，文字簡練、通順。論文主體的內(nèi)容要求參照《大學(xué)本科生畢業(yè)設(shè)計（論文）的規(guī)定》第五章。 論文主體各章后應(yīng)有一節(jié)“本章小結(jié)”。 結(jié)論 結(jié)論作為單獨一章排列，但不加章號。 結(jié)論是對整個論文主要成果的歸納，要突出設(shè)計（論文）的創(chuàng)新點，以簡練的文字對論文的主要工作進(jìn)行評價，一般為 400～ 1 000 字。 參考文獻(xiàn) 參考文獻(xiàn)是論文不可缺少的組成部分，它反映了論文的取材來源和廣博程度。論文中要注重引用近期發(fā)表的與論文工作直接有關(guān)的學(xué)術(shù)期刊類文獻(xiàn) 。對理工類論文，參考文獻(xiàn)數(shù)量一般應(yīng)在 15 篇以上，其中學(xué)術(shù)期刊類文獻(xiàn)不少于 8 篇，外文文獻(xiàn)不少于 3 篇；對文科類、管理