【經(jīng)管勵志】高速pcb設(shè)計(jì)指南之三-文庫吧
2025-04-17 17:57 本頁面
【正文】 l 呈對角線配置 l 定位精度為 177。 （ 177。2mil ） l 直徑精度為 177。（ +3/0mil） l 相對于測試點(diǎn)的定位精度為 177。 （ 177。2mil ） l 離開 元件邊緣距離至少為 3mm l 不可穿通接觸 測試點(diǎn) l 盡可能為正方形 l 測試點(diǎn)直徑至少為 （ 35mil） l 測試點(diǎn)大小精度為 177。 （ 177。3mil ） l 測試點(diǎn)之間間隔精度為 177。 （ 177。3mil ） l 測試點(diǎn)間隔盡可能為 l 鍍錫，端面可直接焊接 l 距離元件邊緣至少為 3mm l 所有測試點(diǎn)應(yīng)可能處于插件板的背面 l 測試點(diǎn)應(yīng)均勻布在插件板上 l 每個節(jié)點(diǎn)至少有一個測試點(diǎn)（ 100％通道） l 備用或不用的門電路都有測試點(diǎn) l 供電電源的多外測試點(diǎn)分布在不同位置 元件標(biāo)志 l 標(biāo)志文字同一方向 l 型號、版本、系列號及條形碼明確標(biāo)識 l 元件名稱要清晰可見，且盡可能直接標(biāo)在元件近旁 關(guān)于快閃存儲器和其它可編程元件 快閃存儲器的編程時間有時會很長（對于大的存儲器或存儲器組可達(dá) 1 分鐘）。因此，此時不 容許有其它元件的逆驅(qū)動，否則快閃存儲器可能會受到損害。為了避免這種情況，必須將所有與地址總線的控制線相連的元件置于高歐姆狀態(tài)。同樣，數(shù)據(jù)總線也必須能夠被置于隔絕狀態(tài)，以確?？扉W存儲器為空載，并可進(jìn)行下步編程。 高速 PCB 設(shè)計(jì)指南 4 系統(tǒng)內(nèi)可編程元件（ ISP）有一些要求，如 Altera， XilinX 和 Lattuce 等公司的產(chǎn)品，還有其它一些特殊要求。除了可測試性的機(jī)械和電氣前提條件應(yīng)得到保證外，還要保證具有編程和確證數(shù)據(jù)的可能性。對于 Altera和 Xilinx元件，使用了連串矢量格式（ Serial Vector Format SVF），這種格式近期幾乎已發(fā)展成為工業(yè)標(biāo)準(zhǔn)。許多測試系統(tǒng)可以對這類元件編程，并將連串矢量格式（ SVF）內(nèi)的輸入數(shù)據(jù)用于測試信號發(fā)生器。通過邊界掃描鍵（ BoundaryScanKette JTAG）對這些元件編程，也將連串?dāng)?shù)據(jù)格式編程。在匯集編程數(shù)據(jù)時，重要的是應(yīng)考慮到電路中全部的元件鏈，不應(yīng)將數(shù)據(jù)僅僅還原給要編程的元件。 編程時，自動測試信號發(fā)生器考慮到整個的元件鏈，并將其它元件接入旁路模型中。相反， Lattice 公司要求用 JEDEC 格式的數(shù)據(jù)，并通過通常的輸入端和輸出端并行編程。編程后 ，數(shù)據(jù)還要用于檢查元件功能。開發(fā)部門提供的數(shù)據(jù)應(yīng)盡可能地便于測試系統(tǒng)直接應(yīng)用，或者通過簡單轉(zhuǎn)換便可應(yīng)用。 對于邊界掃描（ JTAG）應(yīng)注意什么 由基于復(fù)雜元件組成精細(xì)網(wǎng)格的組件，給測試工程師只提供很少的可接觸的測試點(diǎn)。此時也仍然可能提高可測試性。對此可使用邊界掃描和集成自測試技術(shù)來縮短測試完成時間和提高測試效果。 對于開發(fā)工程師和測試工程師來說，建立在邊界掃描和集成自測試技術(shù)基礎(chǔ)上的測試戰(zhàn)略肯定會增加費(fèi)用。開發(fā)工程師必然要在電路中使用的邊界掃描元件（ ），并且要 設(shè)法使相應(yīng)的具體的測試引線腳可以接觸（如測試數(shù)據(jù)輸入 TDI，測試數(shù)據(jù)輸出 TDO，測試鐘頻 TCK 和測試模式選擇 TMS 以及 ）。測試工程師給元件制定一個邊界掃描模型（ BSDL邊界掃描描述語言）。此時他必須知道，有關(guān)元件支持何種邊界掃描功能和指令。邊界掃描測試可以診斷直至引線級的短路和斷路。除此之外，如果開發(fā)工程師已作規(guī)定，可以通過邊界掃描指令 “RunBIST” 來觸發(fā)元件的自動測試。尤其是當(dāng)電路中有許多ASICs 和其它復(fù)雜元件時，對于這些元件并不存在慣常的測試模型，通過邊界掃描元件，可以大 大減少制定測試模型的費(fèi)用。 時間和成本降低的程度對于每個元件都是不同的。對于一個有 IC 的電路，如果需要100％發(fā)現(xiàn)，大約需要 40 萬個測試矢量，通過使用邊界掃描，在同樣的故障發(fā)現(xiàn)率下，測試矢量的數(shù)目可以減少到數(shù)百個。因此，在沒有測試模型，或接觸電路的節(jié)點(diǎn)受到限制的條件下，邊界掃描方法具有特別的優(yōu)越性。是否要采用邊界掃描，是取決于開發(fā)利用和制造過程中增加的成本費(fèi)用。衽邊界掃描必須和要求發(fā)現(xiàn)故障的時間，測試時間，進(jìn)入市場的時間，適配器成本進(jìn)行權(quán)衡，并盡可能節(jié)約。在許多情況下，將傳統(tǒng)的在線測試方法和邊界掃描 方法混合鹽業(yè)的方案是最佳的解決方式 第二篇 混合信號 PCB的分區(qū)設(shè)計(jì) 摘要：混合信號電路 PCB 的設(shè)計(jì)很復(fù)雜，元器件的布局、布線以及電源和地線的處理將直接影響到電路性能和電磁兼容性能。本文介紹的地和電源的分區(qū)設(shè)計(jì)能優(yōu)化混合信號電路的性能。 如何降低數(shù)字信號和模擬信號間的相互干擾呢？在設(shè)計(jì)之前必須了解電磁兼容 (EMC)的兩個基本原則：第一個原則是盡可能減小電流環(huán)路的面積；第二個原則是系統(tǒng)只采用一個參考面。相反，如果系統(tǒng)存在兩個參考面，就可能形成一個偶極天線 (注：小型偶極天線的輻射大小與線 的長度、流過的電流大小以及頻率成正比 )；而如果信號不能通過盡可能小的環(huán)高速 PCB 設(shè)計(jì)指南 5 路返回，就可能形成一個大的環(huán)狀天線 (注：小型環(huán)狀天線的輻射大小與環(huán)路面積、流過環(huán)路的電流大小以及頻率的平方成正比 )。在設(shè)計(jì)中要盡可能避免這兩種情況。 有人建議將混合信號電路板上的數(shù)字地和模擬地分割開，這樣能實(shí)現(xiàn)數(shù)字地和模擬地之間的隔離。盡管這種方法可行，但是存在很多潛在的問題，在復(fù)雜的大型系統(tǒng)中問題尤其突出。最關(guān)鍵的問題是不能跨越分割間隙布線，一旦跨越了分割間隙布線，電磁輻射和信號串?dāng)_都會急劇增加。在 PCB設(shè)計(jì)中最常見的問題就是信 號線跨越分割地或電源而產(chǎn)生 EMI問題。 如圖 1 所示，我們采用上述分割方法，而且信號線跨 越了兩個地之間的間隙，信號電流的返回路徑是什么呢？假定被分割的兩個地在某處連接在一起 (通常情況下是在某個位置單點(diǎn)連接 )，在這種情況下，地電流將會形成一個大的環(huán)路。流經(jīng)大環(huán)路的高頻電流會產(chǎn)生輻射和很高的地電感，如果流過大環(huán)路的是低電平模擬電流，該電流很容易受到外部信號干擾。最糟糕的是當(dāng)把分割地在電源處連接在一起時，將形成一個非常大的電流環(huán)路。另外，模擬地和數(shù)字地通過一個長導(dǎo)線連接在一起會構(gòu)成偶極天線。 了解電流回流到地的路徑和方式是優(yōu)化混合信號電路板設(shè)計(jì)的關(guān)鍵。許多設(shè)計(jì)工程師僅僅考慮信號電流從哪兒流 過，而忽略了電流的具體路徑。如果必須對地線層進(jìn)行分割，而且必須通過分割之間的間隙布線，可以先在被分割的地之間進(jìn)行單點(diǎn)連接，形成兩個地之間的連接橋，然后通過該連接橋布線。這樣，在每一個信號線的下方都能夠提供一個直接的電流回流路徑，從而使形成的環(huán)路面積很小。 采用光隔離器件或變壓器也能實(shí)現(xiàn)信號跨越分割間隙。對于前者，跨越分割間隙的是光信號；在采用變壓器的情況下，跨越分割間隙的是磁場。還有一種可行的辦法是采用差分信號：信號從
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1