【正文】 561 也可以連接，177。 10 伏雙極性范圍有一個額外的外部電阻，圖 4所示，一較大的值微調(diào)需要寬容補(bǔ)償薄膜電阻器，這是修剪，以配合全面電流。為獲得最佳滿量程溫度系數(shù)的表現(xiàn)，外部電阻應(yīng)該有一個 TC50 百萬分之 /℃。 圖 V至 +10 V單極性電壓輸出 圖 3.177。 5V的雙極性電壓輸出緩沖 圖 4.177。 10 V的電壓輸出緩沖 圖 ，控制放 大器，開關(guān)單元， R 2R梯形，和位安排對 AD561 電路描述 一個簡化原理圖與電路的基本特點(diǎn) AD561 是如圖 5所示。參考電壓， CR1 的，是一個埋齊納（或地下?lián)舸┒O管）。這種器件具有更好的全能比 NPN 管 baseemitter 反向擊穿二極管（表面齊納）性能， 這是在幾乎普遍使用集成電路的電壓作為參考。大大提高了長期穩(wěn)定性和低噪聲是從孤立的掩埋齊納派生的主要好處從表面應(yīng)力崩潰點(diǎn)和移動氧化物電荷影響。 伏的額定設(shè)備（包括溫度補(bǔ)償電路）是由一個電流源的所以正電源負(fù)電源可以被允許下降，因?yàn)榈?至 伏。每個二極管的溫度系數(shù)單獨(dú)確定 。此數(shù)據(jù)，然后用于激光修剪補(bǔ)償電路，以平衡整體 TC 到零。該結(jié)果 TC 是典型的 0至177。為 15 ppm /176。 C的負(fù)參考水平倒格 A1 和規(guī)模給予 伏參考，它可以由低正電源。在 AD561，在16引腳封裝的撥，有 伏的基準(zhǔn)（ REF輸出）直接連接到放大器的輸入端的控制（文獻(xiàn)中）。緩沖的引用不是直接可用除了通過外部 千瓦雙極電阻抵消。 千瓦縮放電阻和控制放大器 A2 強(qiáng)制 1 mA 的參考電流流過晶體管 Q1 的參考，其中有一個相對的 8A 條發(fā)射區(qū)。這是通過迫使梯子底部的正常電壓。由 于 Q1 和 Q2 的發(fā)射極地區(qū)有平等和平等 5 千瓦發(fā)射極電阻， Q2還 攜帶 1毫安。梯子約束 Q7的電壓降（與第 4A 區(qū)）開展僅 毫安 。Q8攜帶 毫安等。 前四個顯著的位單元的發(fā)射是完全縮放區(qū)，以配合最佳 VBE和第一季度的 VBE 漂移比賽，以及為測試比賽。 這些影響是微不足道的為低序位，這 占了全尺寸的 1 / 16 總計(jì) 。然而， 18 毫伏的VBE 匹配兩個之間的差異晶體管攜帶的比例為 2:1 發(fā)射電流必須糾正。這是通過強(qiáng)行通過 150 瓦 interbase 的電阻 120 毫安 。這些電阻和 R2R 梯形電阻器，正積極激光在晶圓級修剪，使設(shè)備總 精度優(yōu)于 1 / 4 的 LSB。 有足夠的精度比最后兩位獲得通過簡單的發(fā)射極面積比等，這是無須使用額外的電阻梯地區(qū) 。在 當(dāng)前 Q16被添加到它的階梯平衡正常，但不切換到輸出，因此，全規(guī)模 一千零二十四 分之 十萬兩千三百三十二 毫安。 在 Q3， Q4， Q5 和 Q6 旨在引導(dǎo)切換細(xì)胞的細(xì)胞目前無論是地面（ 1 位低）或 DAC輸出（第 1位高）。 整個轉(zhuǎn)換單元進(jìn)行相同的電流是否位或關(guān)閉時，盡量減少和地?zé)崴矐B(tài)電流誤差 。邏輯閾值，這是產(chǎn)生從正電源（數(shù)字邏輯接口）， 適用于 每一個細(xì)胞 的一面 。 數(shù)字邏輯接口 所有標(biāo)準(zhǔn)的接口，積極提供邏輯很容易與在 AD561。數(shù)字是正真正的二進(jìn)制代碼（所有位高，邏輯“ 1“，給正滿量程輸出）。邏輯輸入負(fù)荷因子（ 100 nA 的 最大邏輯“ 1”，在邏輯 25 mA 最大 “ 0” 3 pF 的 電容），低于一數(shù)字相當(dāng)于所有負(fù)載邏輯的家庭，包括無緩沖的 CMOS。數(shù)字閾值設(shè)置內(nèi)部作為一個在正電源的功能，如如圖 6所示。對于大多數(shù)應(yīng)用程序，連接到 VCC 的正邏輯供應(yīng)量將在適當(dāng)?shù)募墑e設(shè)置的閾值最大噪聲免疫力。對于非標(biāo)準(zhǔn)的應(yīng)用，請參考圖 6 的最低值。 未提交位輸入線將承擔(dān)起一個“ 1“狀態(tài)（類似于為 TTL），但他們是高阻抗和受雜音。未使用的數(shù)字輸入應(yīng)直接連接到 地或 VCC，應(yīng)有的作用。 圖 附件 2：外文原文 Introduction and Application of AD561 CHIP The AD561 is an integrated circuit 10bit digitaltoanalog converter bined with a high stability voltage reference fabricated on a single monolithic chip. Using ten precision highspeed currentsteering switches, a control amplifier, voltage reference, and lasertrimmed thinfilm SiCr resistor work, the device produces a fast, accurate analog output trimmed output application resistors are also included to facilitate accurate, stable currenttovoltage conversion。 they are trimmed to % accuracy, thus eliminating external trimmers in many situations. Several important technologies bine to make the AD561 the most accurate and most stable 10bit DAC available. The low temperature coefficient, high stability thinfilm work is trimmed at the wafer level by a fine resolution laser system to % typical linearity. This results in an accuracy specification of 177。1/4 LSB max for the K and T versions, and 1/2 LSB max for the J and S versions. 【 AD561 PRODUCT DESCRIPTION】 The AD561 also incorporates a low noise, high stability subsurface zener diode to produce a reference voltage with excellent long term stability and temperature cycle characteristics, which challenge the best discrete Zener references. A temperature pensation circuit is lasertrimmed to allow custom correction of the temperature coefficient of each device. This results in a typical fullscale temperature coefficient of 15 ppm/176。C。 the TC is tested and guaranteed to 30 ppm/176。C max for the K and T versions, 60 ppm/176。C max for the S, and 80 ppm/176。C for the J. The AD561 is available in four performance grades. The AD561J and K are specified for use over the 0176。C to +70176。C temperature range and are available in either a 16pin hermeticallysealed ceramic DIP or a 16pin molded plastic DIP. The AD561S and T grades are specified for the –55176。C to +125176。C range and are available in the ceramic package. 【 FEATURES】 FUNCTIONAL BLOCK DI