計(jì)算機(jī)組成原理考研補(bǔ)習(xí)(ppt50)-考試學(xué)習(xí)-文庫吧
2025-07-10 20:59 本頁面
【正文】 指令系統(tǒng)功能。 缺點(diǎn)：速度較慢 ，執(zhí)行效率受影響。 （ 3）應(yīng)用 用于速度要求不是很高、功能復(fù)雜的機(jī)器中，特別適用于系列機(jī)。 來自 庫下載 時序控制方式 掌握 定義 、 特點(diǎn) 、 應(yīng)用場合 。 同步控制方式 （ 1）定義：各項(xiàng)操作與統(tǒng)一時序信號同步。 操作與時序信號的關(guān)系 同步控制方式 異步控制方式 （ 2）特點(diǎn)： 1）有明顯時序時間劃分； 3） 各步操作的銜接、各部件之間的數(shù)據(jù)傳送受嚴(yán)格同步定時控制。 2）時鐘周期（節(jié)拍）時間固定； （ 3）應(yīng)用場合：用于 CPU內(nèi)部、設(shè)備內(nèi)部、總線 操作（各掛接部件速度差異小、傳送 時間確定、傳送距離較近）。 來自 庫下載 異步控制方式 （ 2）特點(diǎn)： 1）無嚴(yán)格時鐘周期劃分； 2） 各操作間的銜接、各部件之間的數(shù)據(jù)傳送采取 異步應(yīng)答方式 。 （ 3）應(yīng)用場合：用于異步總線操作（各掛接部件 速度差異大、傳送時間不確定、傳送 距離較遠(yuǎn)）。 （ 1）定義：各項(xiàng)操作按需要安排不同時間，不受 統(tǒng)一時序約束。 主設(shè)備 ： 從設(shè)備 ： 申請并控制總線的設(shè)備。 響應(yīng)主設(shè)備請求的設(shè)備。 來自 庫下載 同步方式在實(shí)際應(yīng)用中的變化 （ 2）總線周期中插入延長周期。 （ 3）同步方式引入異步應(yīng)答。 （ 1）不同指令安排不同時鐘周期數(shù)。 （ 擴(kuò)展同步方式 ） 運(yùn)算方法與運(yùn)算器 運(yùn)算方法 原碼一位乘法 （ 1）原碼運(yùn)算 操作數(shù)和結(jié)果用原碼表示，絕對值參加運(yùn)算，符號單獨(dú)處理。 （ 2）算法規(guī)則 用乘數(shù)末位作判斷位。 來自 庫下載 補(bǔ)碼一位乘法 （ 1）補(bǔ)碼運(yùn)算 操作數(shù)和結(jié)果用補(bǔ)碼表示，符號位參加運(yùn)算。 （ 2）算法規(guī)則 乘數(shù)末位設(shè)置附加位，兩位判斷位。 原碼不恢復(fù)余數(shù)除法 算法規(guī)則：根據(jù)余數(shù)的正負(fù)決定上商及下一步操作 。 補(bǔ)碼不恢復(fù)余數(shù)除法 算法規(guī)則：根據(jù)余數(shù)與除數(shù)同號或異號決定上商及下一步操作。 來自 庫下載 浮點(diǎn)運(yùn)算 加減法運(yùn)算過程： （ 1）判操作數(shù)是否為 0。 （ 3）尾數(shù)加 /減 （ 2）對階 原則：小階向大階對齊 操作：小階增大，尾數(shù)右移 （ 4）結(jié)果規(guī)格化 左規(guī)（尾數(shù)絕對值小于 1/2）：尾數(shù)左移，階碼 1 右規(guī)（尾數(shù)絕對值大于 1）：尾數(shù)右移，階碼 +1 運(yùn)算器 硬件組成 來自 庫下載 運(yùn)算器 全加器 串行 移位器 ALU輸入選擇器 ALU部件 寄存器 并行加法器 加法器輸入選擇器 進(jìn)位鏈 并行 分組 來自 庫下載 其他基本概念 （ 1）溢出及判斷方法、擴(kuò)展操作碼、地址結(jié)構(gòu)、隱地址、顯地址等 顯式 I/O指令 （ 2） I/O指令的設(shè)置 隱式 I/O指令 （ 3） I/O指令的功能擴(kuò)展 I/O指令中留有擴(kuò)展余地 用 通用 I/O指令 或 MOV指令 訪問接口中的控制 /狀態(tài)寄存器 （ 4）主機(jī)對外設(shè)的尋址方式 單獨(dú)編址（為接口寄存器分配端口地址） 統(tǒng)一編址（為接口寄存器分配總線地址） 來自 庫下載 第二章 存儲子系統(tǒng) 半導(dǎo)體存儲器邏輯設(shè)計(jì) 主要解決： 芯片的選用 、 地址分配 、 片選邏輯 、 信號線的連接 例 用 SRAM芯片（ 1K 4位 /片）組成 4KB存儲器。地址總線 A15～ A0（低），雙向數(shù)據(jù)總線 D7～ D0（低），讀 /寫信號線 R/W。 （ 1）芯片數(shù)： 8片 （ 2）存儲空間安排： 任意連續(xù)區(qū)間 （ 3）芯片地址分配與片選邏輯： 4KB： 12位地址 A11～ A0 哪幾位分配給芯片？哪幾位形成片選 邏輯？ 來自 庫下載 芯片 芯片地址 片選邏輯 1KB 1KB 1KB 1KB （ 4）邏輯圖 A9 ～ A0 A9 ～ A0 A9 ～ A0 A9 ～ A0 CS0=A11A10 CS1=A11A10 CS2=A11A10 CS3=A11A10 例 用 4KB ROM芯片、 2K 4位和 1K 4位 RAM芯片組成 7KB存儲器。地址總線 A15～ A0（低），雙向數(shù)據(jù)總線 D7～ D0（低），讀 /寫信號線 R/W。 （ 1）芯片數(shù)： 5片 連續(xù)區(qū)間，先安排大容量芯片，后安排小容量芯片 （ 2）存儲空間安排： 來自 庫下載 芯片 芯片地址 片選邏輯 4KB 2KB 1KB （ 4）邏輯圖 A11 ～ A0 A10 ～ A0 A9 ～ A0 CS0=A12 CS1=A12A11 CS2=A12A11A10 （ 3）芯片地址分配與片選邏輯： 7KB： 13位地址 A12 ～ A0 例 存儲器空間分配： ROM區(qū)： 2020H ～ 27FFH （按字節(jié)編址） RAM區(qū)： 2800H ～ 33FFH 選用芯片： EPROM 2KB/片 RAM 2KB/片、 1KB/片 來自 庫下載 芯片 芯片地址 片選邏輯 2KB 2KB 1KB A10 ～ A0 A10 ～ A0 A9 ～ A0 CS0=A12A11 CS1=A12A11 CS2=A12A11A10 （ 3）芯片地址分配與片選邏輯： 5KB： 13位地址 A12 ～ A0
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號-1