【正文】 RLA(控制寄存器 A) 寄存器 CTRLA 功能表如表 所示。 表 寄存器 CTRLA 功能表 位 名稱 功能 74 保留，這些位寫 0 3 AINSEL 選擇需要 A/D 轉(zhuǎn)換的模擬源 2 GETSUB 是否自動獲取設(shè)定的矩形圖像 1 GETIME 是否自動獲取整個圖像 0 GETROW 是否自動獲取特定的一個圖像 AINSEL:寫該寄存器來初始化圖像轉(zhuǎn)換 。讀該寄存器來讀取 A/D轉(zhuǎn)換的結(jié)果。 GETSUB, GETIMG 和 GETROW 三位選定了一種圖像存取模式并且初始化了 A/D 轉(zhuǎn)換器的轉(zhuǎn)換序列。 AINSEL 位選定了A/D 轉(zhuǎn)換器的來源。向 GETSUB,GETIMG 和 GETROW 中的任意一位寫入一個 “1”，都將放棄當前對應(yīng)模式的圖像獲取并重新開始新的該模式的圖像獲取，而且這三位每次最多只能有一位被置成 “1”。如果這三位中有多于一位被置成 “1”，那么圖像的轉(zhuǎn)換就不會開始。當GETIMG 被置成 “1”后， MBF200 會完成以下一系列動作 : (1)行地址被置成 0。 (2)列地址被置成 0。 (3)自動開始圖像的行獲取 。 (4)第一個象素的 A/D 轉(zhuǎn)換自動開始 。 當向 CTRLA 中寫 “0”時，除了會清除 AINSEL 之外，并不會使MBF200 放棄當前的圖像。讀 CTRLA 的狀態(tài)可以得到 A/D 的轉(zhuǎn)換的結(jié)果。 (2) CTRLB(控制寄存器 B) CTRLB 寄存器用于控制 MBF200 的啟動并顯示其工作狀態(tài)，必須在程序的最開始對它的位 0 和位 2 置 “1”，以使能 MBF200。寄存器 CTRLB 功能表如表 所示。 表 寄存器 CTRLB 功能表 位 名稱 功能 76 MODE[1: 0] 只讀位，反映 MODE [1: 0]引腳的狀態(tài) 5 RDY 只讀位，反映 A/D 轉(zhuǎn)換器的狀態(tài) 4 保留，對這些位寫 0 3 AFDEN 設(shè)置自動手指探測功能 (AFD)開啟或關(guān)閉 2 AUTODEN 設(shè)置地址地動增加功能關(guān)閉或開啟 1 XTALSEL 選擇芯片的時鐘源 0 ENABLE 是能或關(guān)閉芯片 控制寄存器 CTRLB 中的 AUTOINCEN 位用于設(shè)置是否啟動自動增加行列地址寄存器的值。當此位被設(shè)置為 “1”時，若某一個像素的A/D 轉(zhuǎn)換值被讀取后，則列地址自動增加，同時下一個像素的 A/D轉(zhuǎn)換自動開始。一旦某行的最后一個像素的灰度值被讀取后，則行地址自動增加，同時這行的第一個像素的 A/D 轉(zhuǎn)換自動開始。 MBF200 輸出模式選擇 MBF200 支持三種接口形式和四種操作模式，這四種操作模式相互獨立，不能同時工作。 MBF200 通過 MODE[1:0]管腳來控制輸出這四種狀態(tài)。 MBF200 的操作模式如表 所示。 表 MBF200 的操作模式 MODE [1， 0] 描述 00 MCU 接口模式 01 SPI 接口模式 10 USB 模式，用內(nèi)部 ROM 11 USB 模式，用外部 ROM 在微處理器接口模式中，可將 MFB200 與 ARM 相連，且其接口形式非常簡單。需要說明的是，在該芯片中，地址選擇與數(shù)據(jù)寫入是分兩步完成的，先通過 A0 置 0 來寫地址索引寄存器，然后再對 A0置 1 來讀寫對應(yīng)地址的數(shù)據(jù)寄存器。其操作真值表如表 所列。 SPI是工業(yè)標準的同步串行接口，它允許 8 位數(shù)據(jù)同時、同步地被發(fā)送和接收，而且只用到的信號有 :SCLK,SCS,MOSI, MISO, EXINT。可將系統(tǒng)配置為 SPI 主操作 (Master)與從操作 (Slave)，其接口形式與一般的串行外圍接口方式一致。 USB 接口有兩種模式 :一種是用芯片內(nèi)部的ROM 來存儲設(shè)備信息，一種是用外部串行 ROM 來存儲設(shè)備信息。 為了加快圖像的采集速度，系統(tǒng)中選用了 MCU(Microcontroller Unit: 微控制單元 )模式，因此將 MODE[1:0]管腳通過 l0K 的下拉電阻接地。另外將沒有用到的 DM, DP, AIN 管腳也通過 l0K 的電阻下拉接地，以免管腳懸空所帶來的干擾。 MBF200 接口電路設(shè)計 指紋采集電路原理圖如圖 所示 圖 指紋采集電路原理圖 使用微處理器接口 (Microprocessor Bus Interface)將用到 MBF200的以下引腳 : D[7:0], A0,/RD,/WR,/CSO,CS1,EXTINT,/INTR,/WAIT。晶振源可以選擇內(nèi)部晶振或者通過使用外部引腳 XTAL1/XTAL2 接外部晶振。在使用微處理器模式時， SPI 模式和 USB 模式被禁止 ARM 處理器及外圍電路接口設(shè)計 ARM 特點及選型 ARM(Advanced RISC Machines)是微處理器行業(yè)的一家知名企業(yè)，設(shè)計了大量高性能、廉價、耗能低的 RISC(Reduced Instruction Set Computer:精簡指令集計算機 )處理器、相關(guān)技術(shù)及軟件。技術(shù)具有性能高、成本低 和能耗省的特點。適用于多種領(lǐng)域，比如嵌入控制、消費、教育類多媒體、移動式應(yīng)用等。 ARM 將其技術(shù)授權(quán)給世界上許多著名的半導(dǎo)體、軟件和 OEM 廠商，每個廠商得到的都是一套獨一無二的 ARM 相關(guān)技術(shù)及服務(wù)。利用這種合伙關(guān)系， ARM 很快成為許多全球性 RISC 標準的締造者。 ARM 公司開發(fā)了很多系列的 ARM處理器核，目前最新的系列己經(jīng)是 ARM 11 了。 目前應(yīng)用較多的是下面幾個系列。 ARM7 系列、 ARM9 系列、ARM9E 系列、 ARM10E 系列、 SecurCore 系列、 Inter 的 Xscale, Inter的 StrongARM 他們除了具有 ARM 體系結(jié)構(gòu)的共同特點以外，每一個系列的 ARM 微處理器都有各自的特點和應(yīng)用領(lǐng)域。其中， ARM7, ARM9, ARM9E 和 ARM10 為 4 個通用處理器系列，每一個系列提供一套相對獨特的性能來滿足不同應(yīng)用領(lǐng)域的需求。本次設(shè)計使用的是核心為 ARM7 的 S3C44B0X，下面具體介紹以下 ARM7 系列。 ARM7 系列微處理器為低功耗的 32 位 RISC 處理器，最適合用于對價位和功耗要求較高的消費類應(yīng)用。 ARM7 微處理器系列具有如下特點 : (1)具有嵌入式 ICERT 邏輯，調(diào)試開發(fā)方便。 (2)極低的功耗，適合對功耗要求較高的應(yīng)用，如便攜式產(chǎn)品。 (3)能夠提供 。 (4)代碼密度高并兼容 16 位的 Thumb 指令集。 (5)對操作系統(tǒng)的支持廣泛，包括 Windows CE, Linux, Palm OS 等。 (6)指令系統(tǒng)與 ARM9 系列、 ARM9E 系列和 ARM 10E 系列兼容，便于用戶的產(chǎn)品升級換代。 (7)主頻最高可 130MIPS，高速的運算處理能力能勝任絕大多數(shù)的復(fù) 雜 應(yīng) 用 。 ARM7 系 列 微 處 理 器 包 括 如 下 幾 種 類 型 的核 :ARM7TDMI,ARM7TDMIS,ARM720T,ARM7EJ 。其中，ARM7TMDIS 是目前使用最廣泛的 32 位嵌入式 RISC 處理器，屬低端 ARM 處理器核。 TDMI 的基本含義為 : T:支持 16 位壓縮指令集 Thumb. D:支持片上 Debug. M:內(nèi)嵌硬件乘法器 (Multiplier). I:嵌入式 ICE，支持片上斷點和調(diào)試點 S3C44B0X 芯片 S3C44B0X 是 Samsung（三星）公司的 16/32 位 RISC 處理器，內(nèi)含一個由 ARM 公司設(shè)計的 16/32 位 ARM7TDMI RISC 內(nèi)核，也是 ARM7系列中使用最廣泛的一種內(nèi)核（ T：表示支持 16 為壓縮 指令集 Thumb；D：表示支持片上 Debug； M：內(nèi)嵌硬件乘法器（ Multiplier）； I： 嵌入式 ICE，支持片上 斷點 和調(diào)試點）， S3C44B0 通過全面的、通用的片上外設(shè)，大大 減少了系統(tǒng)電路中除處理器以外的元器件配置，從而最小化系統(tǒng)成本。 S3C44B0X 管腳結(jié)構(gòu)如圖 所示。 圖 S3C44B0X 管腳結(jié)構(gòu) (2) S3C44B0X 功能引腳的配置 S3C44B0X 采用 LQFP160 封裝，除去通用的 71 個 I/O 外，還有很多功能引腳，在系統(tǒng)的初始化程序中，根據(jù)系統(tǒng)本身對處理器的要求可通過 Boot Loader 程序用軟件的方式來設(shè)置一些功能引腳，但是一些功能引腳我們必須用硬件的方式來設(shè)置它的屬性，所以，在設(shè)計系統(tǒng)的初期，我們必須了解一些關(guān)鍵的功能引腳的屬性，然后才能來設(shè)計系統(tǒng)原理圖。下面是 S3C44B0X 在設(shè)計原理圖時必須在硬件上設(shè)置的一些引腳和它們的引腳序號。 ENDIAN: pin55，輸入 :它確定數(shù)據(jù)類型是 littleendian 還是bigendian,邏輯電平在復(fù)位期間由該管腳的上拉下拉電阻確定。 OM[1:0]:pin5251:輸入 om[1:0]設(shè)置 S3C44B0X在測試模式和確定nGCS0 的總線寬度，邏輯電平在復(fù)位期間由這些管腳的上拉下拉電阻確定。本系統(tǒng)使用 01:16bit ， 其 余 方 式 為00:8bit,01:16bit,10:32bit,11:Test Mode。 OM[3:2]:pin5453:系統(tǒng)時鐘產(chǎn)生方式選擇。 00: Crystal PLL on, 01:External PLL on, 10amp。11:Test Mode。 PLLCAP: pin66:PLL 濾波電容。系統(tǒng)時鐘產(chǎn)生方式都用到 PLL電路，故需要一個 820pf 的電容接地。 EXTCLK: pin67:EXTCLK 輸入 :當 OM[3:2]選擇外部時鐘時的外部時鐘輸入信號線，不用時必須接高 ()。 XTAL0: pin64:外部晶體輸入。當使用晶體時，該引腳為晶體輸入 。當使用有源晶振時，該引腳需上拉。 nGCS[0:7]: pin1720,pin2326:輸出 :芯片選擇，當存儲器地址在相應(yīng)段的地址區(qū)域時被激活。存取周期可編程。一般情況下， ARM 處理器的外設(shè)片選引腳都應(yīng)該與相應(yīng)的 nGCS 引腳相連。必須注意的是Flash ROM 映射在 Bank0 上。 電源電路設(shè)計 S3C44B0X 芯片為了降低功耗，其內(nèi)核采用 電壓，主要為芯片內(nèi)部邏輯提供電壓，包括 CPU 和其他所有外設(shè)邏輯； I/O 電壓為 ，在末級需要三組電源，分別是 5V, 和 。 5V 電源電路原理圖如圖 所示。 和 電源電路原理圖如圖 所示。 5V 電源電路原理圖 3. 3V 和 電源電路原理圖 這幾組電源系統(tǒng)的功耗都不大。在圖中二極管 D9 是為了防止反接電源而燒毀電路， C73,C74 起穩(wěn)壓的作用。發(fā)光二極管 D1可以顯示電源是否上電。 時鐘電路設(shè)計 目前所有的微控制器均為時序電路，需要一個時鐘信號才能工作，大多數(shù)微控制器具有部分晶體振蕩器電路。 S3C44B0X 片內(nèi)帶 PLL倍頻電路， PLL 電路兼有頻率放大和信號提純的功能，系統(tǒng)能夠從較低的外部時鐘 (l0MHz)獲得較高的工作頻率，以降低因高速開關(guān)時鐘所造成的高頻噪聲，使用晶體或者有源晶振時都需要用到 PLL 電路。晶振電路原理圖如圖 所示。 圖 晶振電路原理圖 圖中的兩個電容 C22 和 C28 的作用是幫助 lOMHz 的晶振起振 。 復(fù)位電路設(shè)計 微控制器在上電時狀態(tài)并不確定，如果微處理器一上電就工作，則容易發(fā)出錯誤的指令、執(zhí)行錯誤操作。為解決這個問題，所有微控制器均有一個復(fù)位邏輯，它負責(zé)將微控制器初始化為某個確定的狀態(tài)。這個復(fù)位邏輯需要一個復(fù)位信號才能工作。這個信號的穩(wěn)定性和可靠性對微控制器的正常工作有重大影響。復(fù)位電路原理圖如圖 所示。 圖 復(fù)位電路原理圖 電路設(shè)計 JTAG(Joint Test Action Group:聯(lián)合測試行動小組 )是一種國際標準測試協(xié)議 (IEEE 兼容 )，主要用于芯片內(nèi)部測試。 標準的 JTAG 接口是 4 線 :TMS,TCK,TDI 和 TDO，分別為模式選擇、時鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。 JTAG 最初是用來對芯片進行測試的，基本原理是在器件內(nèi)部定義一個 TAP (Test Access Port:測試訪問口 )通過專用的 JTAG 測試工具對進行內(nèi)部節(jié)點進行測試。 JTAG 測試允許多個器件通過 JTAG 接口串聯(lián)在一起，形成一個 JTAG 鏈，能實現(xiàn)對各個器件分別測試。 具有 JTAG 接口的芯片其相關(guān)引腳的定義為 :TCK 為測試時鐘輸入 。TDI 為測試數(shù)據(jù)輸入，數(shù)據(jù)通過 TDI 引腳輸入 JTAG 接口 。TDO 為測試數(shù)據(jù)輸出，數(shù)據(jù)通過 TDO 引腳從 JTAG 接口輸出 。TMS 為測試模式選擇， TMS 用來設(shè)置 JTAG 接口處于某種特定的測試模式 。TRST為測試復(fù)位，輸入引腳，低電平有效。 JTAG 編程方式是在線編程，簡化的流程為先固定器件到電路板上，再用 JTAG 編程，從而大大加快工程進度。 目前有各種各樣簡單 JTAG 電纜，其實只是一個電平轉(zhuǎn)換電路，同時還起到保護作用。 JTAG 的邏輯則由運行在 PC 上的軟件實現(xiàn)，所以在理論上，任何一個簡單 JTAG電纜，都可以支持各種應(yīng)用軟件，如 Debug 等。有的同一個 JTAG 電纜可以支持 Xilinx CPLD, AXD/ADW 調(diào)試程序。 本系統(tǒng)的 JTAG 電路原理圖如圖 所示。 圖 JTAG 電路原理圖 JTAG 電路在本系統(tǒng)中的主要作用是將 PC 上編譯好的程序燒寫到 S3C44B0X 中的 FALSH 存儲器指定位置當中，然后系統(tǒng)就可以脫機運行。 存儲電路設(shè)計 S3C44B0X 自身不具有 ROM，只有一個 8K 的 Cache，起一個數(shù)據(jù)緩存作用，因此必須外接 ROM 器件來存儲掉電后仍需要保存的代碼和數(shù)據(jù)。本系統(tǒng)的存儲電路設(shè)計包含兩個部分 :FLASH 存儲器和SDRAM 存儲器。 除去內(nèi)部的寄存器和 Cache，其它資源都由外部存儲器控制器通過片選端來控制的。外部地址總線最大為 25 位，最大尋址空間則為225=32MB，一共有 8 個片選引腳分成 8 個存儲體，所以整個的存儲器容量極限是 256MB。為了使處理器對各個設(shè)備的訪問互補干擾，應(yīng)該將不同類型的設(shè)備映射到不同的 BANK 內(nèi)。其中 BANK6 和BANK7 是 DRAM 的空間， DRAM 的尋址和控制方式與 SRAM 的控制方式有些不一樣，所以必須不能混用。 BOOT ROM 數(shù)據(jù)線寬度為16 位 ， 選 用 ST39VF160A 地 址 空 間 范 圍 從 0x00000000 到 選用 K4S641632F 容量為 8MB，地址范圍變?yōu)?x0c800000 到 0x0CFFFFFF。這里需要特別注意的是，在硬件電路設(shè)計中， FLASH 和 SDRAM 存儲器的片選信號必須與對應(yīng)的 BANK 地址空間對應(yīng)起來。同時在后續(xù)的軟件編程時也需要注意選擇存儲下載程序的地址。 3． (1)FALSH 存儲電路 4． Flash 存儲器一次只能擦除一個較大的存儲區(qū)域，而EEPROM 能一個字節(jié)的擦除。 Flash 存儲器技術(shù)現(xiàn)在已經(jīng)相當成熟了，在嵌入式系統(tǒng)中已經(jīng)取代了 EPROM和 EEPROM。現(xiàn)在大多數(shù)的嵌入式系統(tǒng)都采用 Flash 作 為其 ROM存儲器。 5． 片外 FLASH 選用了 16bit 的 SST39VF160，該芯片是 SST公司的一個 1M 16 的 CMOS 多功能 Flash(MPF)器件，由SST 特有的高性能 SuperFlash 技術(shù)制造而成，編程或擦除操作電源電壓為 ，提供了固定的擦除和編程時間。FLASH 電路原理圖如圖 所示。 6． 7． 圖 FLASH 電路原理圖 8． Flash ROM 映射到系統(tǒng)的 Bank0 上，也就是說，系統(tǒng)上電時處理器即從 Flash ROM 的 0x00000000 地址處取得指令開始運行。 BIOS 程序完成了時鐘設(shè)置初始化、中斷矢量的定義、存儲器的參數(shù)設(shè)置、堆棧地址定義等工作，這些設(shè)置對于系統(tǒng)的正常啟動非常重要。 9． (2) SDRAM 存儲電路 10． 同步內(nèi)存 (SRAM)就是指它同系統(tǒng)時鐘同步，系統(tǒng)時鐘控制CPU 和 SDRAM,可以取消等待周期，減少數(shù)據(jù)存取時間。同步還使存儲器控制器知道在那一個時鐘脈沖周期使數(shù)據(jù)請求使能，因此數(shù)據(jù)可在脈沖上升沿便開始傳輸，而EDORAM 每隔 2 個時鐘脈沖周期才開始傳輸， FPM RAM每隔 3 個時鐘脈沖周期才開始傳輸。 SDRAM 也采用了多體(Bank)存儲器結(jié)構(gòu)和突發(fā) (Burst)模式 ，能傳輸一整塊而不是一段數(shù)據(jù)。而現(xiàn)在新推出的 SDRAM II (DDR，同步內(nèi)存 II)，它在一個時鐘的上升沿和下降沿都能觸發(fā)，所以速度更快了。但是它本身是 RAM, 內(nèi)部實際上是一些電容，由于電容的物理特性，它需要沒隔一段時間必須刷新 (Refresh)一次，以保持狀態(tài)。 11． SDRAM 是易失性的可快速擦寫存儲器，因此它通常作為系統(tǒng)的數(shù)據(jù)空間使用。 SDRAM 電路原理圖如圖 所示。 12． 13． 圖 SDRAM 電路原理圖 CPLD 模塊的設(shè)計 CPLD 作為 CPU 的協(xié)處理器，代替 CPU 處理了很多任務(wù)，不僅減輕了 CPU 的負擔(dān)，而且使系統(tǒng)更加可靠穩(wěn)定，也更具有靈活性和可擴展性。 系統(tǒng)中多數(shù)外圍器件與 ARM 的握手信號都是通過可編程邏輯器件來完成的，按照其所實現(xiàn)的功能， CPLD 在系統(tǒng)中主要有以下幾點 : (1)產(chǎn)生各個芯片的片選信號。 (2)產(chǎn)生各個芯片的讀寫信號。 (3)控制各個芯片的中斷信號。 CPLD 內(nèi)部電路的設(shè)計和實現(xiàn)方法 一個完整的 CPLD 的設(shè)計流程包括程序設(shè)計與輸入、設(shè)計驗證和設(shè)計實現(xiàn)三個部分，其完整的設(shè)計流程如下 : (1)文本編輯 :根據(jù)工程師設(shè)計的方法，可用任何文本編輯器，也可以用專用的 HDL 編輯環(huán)境，本系統(tǒng)使用 QuartusII 編輯環(huán)境進行編輯。通常 VHDL 文件保存為 .vhd 文件， Verilog 文件保存為 .V 文件 。 (2)功能仿真 :將文件調(diào)入 HDL 仿真軟件 ( QuartusII)進行功能仿真，檢查邏輯功能是否正確 (也叫前仿真，對簡單的設(shè)計可以跳過這一步，只在布線完成以后，進行時序仿真 )。 (3)邏輯綜合 :文件調(diào)入邏輯綜合軟件 (QuartusII)進行綜合，即把語言綜合成最簡單的布爾表達式和信號的連接關(guān)系。邏輯綜合軟件會生成 .edf 的 EDA 工業(yè)標準文件 。 (4)布局布線 :將 .edf 文件調(diào)入 PLD 廠家提供的軟件中進行布線，即把設(shè)計好的邏輯安放到 PLD/FPGA 內(nèi) 。 (5)時序仿真 :需要利用在布局布線中獲得的精確參數(shù)，用仿真軟件驗證電路的時序 (也叫后