計(jì)算機(jī)組成原理第五章中央處理器一課件(已改無錯(cuò)字)
2022-10-28 15:42:39 本頁面
【正文】 21 166。 166。 30 000 006 31 40 存和數(shù) 地 址 總 線 ABUS STA 40 數(shù) 據(jù) 總 線 DBUS MDR STA 40 IR 指令 譯碼器 操作控制器 時(shí)序產(chǎn)生器 時(shí)鐘 狀態(tài) 反饋 指令寄存器 MAR … 微操作控制信號(hào) 算術(shù)邏輯單元 累加器 程序計(jì)數(shù)器 地址寄存器 數(shù)據(jù)緩沖 寄存器 存 儲(chǔ) 器 CPU ② +1 ③ ④ ⑤ 加圖： 取出 STA 指令 ALU 000 006 000 023 PC 000 040 地址 指令或數(shù)據(jù)內(nèi)容 20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21 166。 166。 30 000 006 31 40 存和數(shù) 地 址 總 線 ABUS STA 40 數(shù) 據(jù) 總 線 DBUS MDR STA 40 IR 指令 譯碼器 操作控制器 時(shí)序產(chǎn)生器 時(shí)鐘 狀態(tài) 反饋 指令寄存器 MAR … 微操作控制信號(hào) 算術(shù)邏輯單元 累加器 程序計(jì)數(shù)器 地址寄存器 數(shù)據(jù)緩沖 寄存器 存 儲(chǔ) 器 CPU 加圖：送操作數(shù) 地址 ① ALU 000 006 000 023 PC 000 040 地址 指令或數(shù)據(jù)內(nèi)容 20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21 166。 166。 30 000 006 31 40 000 006 地 址 總 線 ABUS 000 006 數(shù) 據(jù) 總 線 DBUS MDR STA 40 IR 指令 譯碼器 操作控制器 時(shí)序產(chǎn)生器 時(shí)鐘 狀態(tài) 反饋 指令寄存器 MAR … 微操作控制信號(hào) 算術(shù)邏輯單元 累加器 程序計(jì)數(shù)器 地址寄存器 數(shù)據(jù)緩沖 寄存器 存 儲(chǔ) 器 CPU ① 圖 存儲(chǔ)和數(shù) ③ ② 取指令 PC+1 開始 指令譯碼 送轉(zhuǎn)移 地址 取下條 指令地址 PC+1 一個(gè) CPU周期 一個(gè) CPU周期 NOP指令和 JMP指令的指令周期 NOP：空操作，只取指令； JMP 21： 21→PC 取指令周期 執(zhí)行周期 FETCH EXE JMP指令的 指令周期 ALU 000 006 000 023 PC 000 023 地址 指令或數(shù)據(jù)內(nèi)容 20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21 166。 166。 30 000 006 31 40 存和數(shù) 地 址 總 線 ABUS NOP 數(shù) 據(jù) 總 線 DBUS MDR IR 指令 譯碼器 操作控制器 時(shí)序產(chǎn)生器 時(shí)鐘 狀態(tài) 反饋 指令寄存器 MAR … 微操作控制信號(hào) 算術(shù)邏輯單元 累加器 程序計(jì)數(shù)器 地址寄存器 數(shù)據(jù)緩沖 寄存器 存 儲(chǔ) 器 CPU 加圖： 取出 NOP 指令 ① ② +1 ③ ④ NOP ⑤ ALU 000 006 000 024 PC 000 024 地址 指令或數(shù)據(jù)內(nèi)容 20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21 166。 166。 30 000 006 31 40 存和數(shù) 地 址 總 線 ABUS JMP 21 數(shù) 據(jù) 總 線 DBUS MDR JMP 21 IR 指令 譯碼器 操作控制器 時(shí)序產(chǎn)生器
高考資料相關(guān)推薦
鄂ICP備17016276號(hào)-1