【正文】 score1,score2: IN integer range 0 to 11。當(dāng)前局比分 total: IN integer range 0 to 7。 p1total,p2total,p1win,p2win,clear,first: OUT STD_LOGIC。 led_out: OUT STD_LOGIC_VECTOR(7 downto 0))。發(fā)光二極管的顯示END COMPONENT。COMPONENT score_stat IS PORT(p1win,p2win,reset,reset_all: IN STD_LOGIC。 score1,score2: OUT integer range 0 to 11)。END COMPONENT。COMPONENT total_stat IS PORT(p1total,p2total,reset,ends,reset_all: IN STD_LOGIC。 total1,total2: OUT integer range 0 to 4)。END COMPONENT。COMPONENT change IS PORT(first:IN STD_LOGIC。 score1,score2: IN integer range 0 to 11。 total1,total2: IN integer range 0 to 4。 total: OUT integer range 0 to 7。 ends,who:OUT STD_LOGIC)。END COMPONENT。COMPONENT score_show IS PORT(clk: IN STD_LOGIC。 score1,score2: IN integer range 0 to 11。 total1,total2: IN integer range 0 to 4。 cat:OUT STD_LOGIC_VECTOR(5 downto 0)。 digit:OUT STD_LOGIC_VECTOR(6 downto 0))。END COMPONENT。BEGIN U1: clk_div PORT MAP(clk = clk,clk_out = clk_temp,sel=speed_sel)。 U2: control PORT MAP(clk = clk_temp,p1 = p1,p2 = p2,judge=judge,reset = reset,who=who,first=first,sel=first_sel,clear=clear,score1 = score1,score2=score2,p1win=p1win,p2win=p2win,p1total=p1total,p2total=p2total,led_out=led,total=total)。 U3: score_stat PORT MAP(p1win=p1win,p2win=p2win,reset=clear,reset_all=reset,score1=score1,score2=score2)。 U4: total_stat PORT MAP(p1total=p1total,p2total=p2total,total1=total1,total2=total2,reset=clear,reset_all=reset,ends=ends)。// 程序名稱：// 程序作者：陳 梁// 最后修改日期：200932library ieee。use 。use 。use 。ENTITY score_stat IS port(p1win,p2win,reset,reset_all: IN STD_LOGIC。得分信號(hào)，比分清零，全局復(fù)位 score1,score2: OUT integer range 0 to 11)。END ENTITY。ARCHITECTURE main OF score_stat ISSIGNAL score_1,score_2:integer range 0 to 11。BEGIN PROCESS(p1win,reset,reset_all) BEGIN if(reset=39。139。 OR reset_all = 39。139。) then score_1 = 0。 復(fù)位，比分清零 elsif(rising_edge(p1win)) then 檢測(cè)到P1得分信號(hào)（高電平） score_1 = score_1 + 1。 end if。 END PROCESS。 PROCESS(p2win,reset,reset_all) BEGIN if(reset=39。139。 OR reset_all = 39。139。) then score_2 = 0。 elsif(rising_edge(p2win)) then score_2 = score_2 + 1。 end if。 END PROCESS。 score1 = score_1。 score2 = score_2。END ARCHITECTURE。// 程序名稱：// 程序作者：陳 梁// 最后修改日期：200932library ieee。use 。use 。use 。ENTITY score_show IS PORT(clk: IN STD_LOGIC。 score1,score2: IN integer range 0 to 11。 total1,total2: IN integer range 0 to 4。 cat:OUT STD_LOGIC_VECTOR(5 downto 0)。數(shù)碼管選通 digit:OUT STD_LOGIC_VECTOR(6 downto 0))。 數(shù)碼管顯示END ENTITY。ARCHITECTURE main OF score_show ISSIGNAL count:integer range 0 to 5。SIGNAL d1,d2,d3,d4,d5,d6:STD_LOGIC_VECTOR(6 downto 0)。BEGIN PROCESS(score1,score2) BEGIN 以下為分?jǐn)?shù)譯碼進(jìn)程 CASE score1 IS when 0= d1 = 0000000。 d2 = 1111110。 when 1= d1 = 0000000。 d2 = 0110000。 when 2= d1 = 0000000。 d2 = 1101101。 when 3= d1 = 0000000。 d2 = 1111001。 when 4= d1 = 0000000。 d2 = 0110011。 when 5= d1 = 0000000。 d2 = 1011011。 when 6= d1 = 0000000。 d2 = 1011111。 when 7= d1 = 0000000。 d2 = 1110000。 when 8= d1 = 0000000。 d2 = 1111111。 when 9= d1 = 0000000。 d2 = 1111011。 when 10=d1 = 0110000。 d2 = 1111110。 when 11=d1 = 0110000。 d2 = 0110000。 END CASE。 CASE score2 IS when 0= d3 = 0000000。 d4 = 1111110。 when 1= d3 = 0000000。 d4 = 0110000。 when 2= d3 = 0000000。 d4 = 1101101。 when 3= d3 = 0000000。 d4 = 1111001。 when 4= d3 = 0000000。 d4 = 0110011。 when 5= d3 = 0000000。 d4 = 1011011。 when 6= d3 = 0000000。 d4 = 1011111。 when 7= d3 = 0000000。 d4 = 1110000。 when 8= d3 = 0000000。 d4 = 1111111。 when 9= d3 = 0000000。 d4 = 1111011。 when 10=d3 = 0110000。 d4 = 1111110。 when 11=d3 = 0110000。 d4 = 0110000。 END CASE。 END PROCESS。 PROCESS(total1,total2) BEGIN CASE total1 IS when 0= d5 = 1111110。 when 1= d5 = 0110000。 when 2= d5 = 1101101。 when 3= d5 = 1111001。 when 4= d5 = 0110011。 END CASE。 CASE total2 IS when 0= d6 = 1111110。 when 1= d6 = 0110000。 when 2= d6 = 1101101。 when 3= d6 = 1111001。 when 4= d6 = 0110011。 END CASE。 END PROCESS。 PROCESS(clk) BEGIN if(rising_edge(clk)) then 掃描數(shù)碼管 if(count=6) then count = 0。 else CASE count IS when 0= cat = 011111。digit = d1。 先掃描顯示比分 when 1= cat = 101111。digit = d2。 when 2= cat = 111101。digit = d3。 when 3= cat = 111110。digit = d4。 when 4= cat = 110111。digit = d5。 再掃描顯示總比分 when 5= cat = 111011。digit = d6。 END CASE。 count = count + 1。 end if。 end if。 END PROCESS。END ARCHITECTURE。 // 程序名稱：// 程序作者：陳 梁// 最后修改日期：200932library ieee。use 。use 。use 。ENTITY clk_div IS PORT(clk,sel: IN STD_LOGIC。clk為1MHz高頻時(shí)鐘輸入，sel為分頻輸出選擇 clk_out:OUT STD_LOGIC)。END ENTITY。ARCHITE