【正文】 位機(jī)(PC) 的數(shù)據(jù)傳輸和信息交換；在電源電路中，系統(tǒng)中采用USB總線供電，并通過(guò)電壓轉(zhuǎn)換芯片來(lái)滿足AD芯片、FPGA芯片的供電要求。系統(tǒng)總體設(shè)計(jì)11 軟件構(gòu)成用戶要想使上位機(jī)能夠發(fā)送命令給硬件，并接收下層硬件產(chǎn)生的數(shù)據(jù)，沒(méi)有相應(yīng)的軟件程序來(lái)協(xié)助是不可能完成這些功能的。本系統(tǒng)的軟件設(shè)計(jì)主要包括兩個(gè)部分：一部分主要用于控制AD的模數(shù)轉(zhuǎn)換、數(shù)據(jù)的緩存以及控制USB進(jìn)行數(shù)據(jù)傳輸?shù)腇PGA邏輯控制程序；另一部分是開(kāi)發(fā)USB設(shè)備涉及到的程序，主要涉及到USB固件程序、USB 設(shè)備驅(qū)動(dòng)程序以及客戶應(yīng)用程序。其中，固件程序的主要功能是用來(lái)設(shè)置USB的工作模式，并對(duì)用戶發(fā)來(lái)的各種請(qǐng)求做相關(guān)的處理，以保證傳輸數(shù)據(jù)的高效；驅(qū)動(dòng)程序好比就是硬件電路和上位機(jī)客戶應(yīng)用程序的橋梁；而客戶應(yīng)用程序主要為用戶提供可視化的操作界面，用戶只要輕松的設(shè)置界面上相關(guān)參數(shù)或者點(diǎn)擊相關(guān)功能按鈕就可以實(shí)現(xiàn)對(duì)硬件電路的控制。西安理工大學(xué)碩士學(xué)位論文12系統(tǒng)硬件設(shè)計(jì)134 系統(tǒng)硬件電路的設(shè)計(jì)與實(shí)現(xiàn)本章主要介紹基于USB的便攜式數(shù)據(jù)采集系統(tǒng)的硬件電路設(shè)計(jì)。首先簡(jiǎn)單介紹硬件電路的整體構(gòu)架，然后介紹芯片的選擇，最后介紹各個(gè)模塊的具體實(shí)現(xiàn)方式。硬件電路框架如圖41 所示。A D 芯 片F(xiàn) P G A控制器U S B 2 . 0 接口 芯 片時(shí) 鐘 時(shí) 鐘控 制數(shù) 據(jù) 輸 入控 制數(shù) 據(jù)模 擬輸 入F P G A外圍電路電 源 圖41 硬件電路框架Figure41 Hardware circuit framework FPGA FPGA 簡(jiǎn)介FPGA是Field Programmable Gate Array 的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門陣列，是一種能夠用編程的方法設(shè)計(jì)內(nèi)部硬件電路結(jié)構(gòu)的集成電子器件。隨著社會(huì)的發(fā)展，F(xiàn)PGA應(yīng)用的領(lǐng)域越來(lái)越廣范，包括通信、移動(dòng)設(shè)備、航空航天、自動(dòng)控制等領(lǐng)域，并有向計(jì)算密集型應(yīng)用發(fā)展的趨勢(shì)。FPGA可以完成許多數(shù)字器件的功能，無(wú)論是高性能的CPU還是簡(jiǎn)單的74系列電路，這些都可以由FPGA控制實(shí)現(xiàn)。數(shù)據(jù)采集系統(tǒng)使用FPGA作為主控制器可以大大縮短設(shè)計(jì)時(shí)間，減少PCB面積，提高系統(tǒng)的可靠性、擴(kuò)展性、便攜性等。FPGA 主要有兩種編程方法，它們是相互競(jìng)爭(zhēng)的。第一種是 SRAM 編程，這涉及到用 SRAM 的比特位作為編程單元?；?SRAM 的 FPGA 具有可以被重復(fù)編程的優(yōu)點(diǎn)，這種 FPGA 被安裝到系統(tǒng)以后再被重新編程，使得“ 在線升級(jí)”變得非常容易。編程者只要修改一下軟件，就可以替換一個(gè)通信協(xié)議；為 FPGA 的設(shè)計(jì)增加一種特性，它允許在西安理工大學(xué)碩士學(xué)位論文14設(shè)計(jì)中設(shè)置一些小規(guī)模的存儲(chǔ)器，像 FIFO（先進(jìn)先出存儲(chǔ)器） ，但是一個(gè) FPGA 中一般不設(shè)置大規(guī)模的存儲(chǔ)器，因?yàn)槟菢邮遣唤?jīng)濟(jì)的。另外，基于 SRAM 的 FPGA 還可以被用于“可重新配置 ”計(jì)算。計(jì)算機(jī)中含有 FPGA，算法可以在計(jì)算機(jī)中匯編，并在這些FPGA 中運(yùn)行。另一種編程方法牽涉到反熔絲。反熔絲技術(shù)的特點(diǎn)主要有以下幾個(gè)方面：它的單元較小，占用芯片面積小，而工作頻率相當(dāng)高，反拷貝能力強(qiáng)，并且還不需外接PROM 或 EPROM， 。這種 FPGA 主要適合航天、軍事、工業(yè)等各領(lǐng)域。理論上，反熔絲型 FPGA 比 SRAM 型 FPGA 在速度上要快很多。這是因?yàn)榉慈劢z型 FPGA 對(duì)于經(jīng)緯路徑來(lái)說(shuō)，其內(nèi)部導(dǎo)體之間的連接是實(shí)質(zhì)性的，當(dāng)然這是相當(dāng)于 SRAM 型 FPGA 內(nèi)部所用的邏輯門或晶體管而言的。然而在實(shí)踐中，我們發(fā)現(xiàn)反熔絲型 FPGA 的速度并不比SRAM 型 FPGA 的速度快的很多。這與理論上還是存在一定的差距。同時(shí)我們不能忽視的是反熔絲型 FPGA 的缺點(diǎn)也是明顯的，它只能一次編程，并且需要專門的編程器，這些都會(huì)在一定程度上影響系統(tǒng)的開(kāi)發(fā)成本。 FPGA 芯片的選擇目前生產(chǎn)FPGA器件的兩個(gè)主要廠商是Altera 公司和Xilinx公司，其生產(chǎn)的PLD產(chǎn)品被廣泛的應(yīng)用到各個(gè)領(lǐng)域。兩個(gè)廠商生產(chǎn)的各個(gè)系列產(chǎn)品各有優(yōu)劣，提供的宏功能模和開(kāi)發(fā)平臺(tái)也各不相同。在考慮了芯片內(nèi)部資源、器件的執(zhí)行速度、可用I/O管腳數(shù)目、器件功耗等因素后，本文設(shè)計(jì)中采用了Altera公司生產(chǎn)的性價(jià)比較高的Cyclone系列型號(hào)為EPlC6Q240的芯片。該芯片具有強(qiáng)大的硬件邏輯功能，總邏輯單元達(dá)5 980個(gè)，包含20個(gè)12836位的RAM塊，總的內(nèi)部存儲(chǔ)單元達(dá)到92160位，內(nèi)嵌2個(gè)鎖相環(huán)，芯片工作電壓為，有180個(gè)I/O引腳，支持多種不同的I/O標(biāo)準(zhǔn)；應(yīng)用廣泛，性價(jià)比較高 【6】 。FPGA的管腳主要包括：用戶I/O、配置管腳、電源、時(shí)鐘及特殊應(yīng)用管腳等，其中有些管腳可有多種用途。這就要求在設(shè)計(jì)FPGA相關(guān)電路之前，設(shè)計(jì)人員需要認(rèn)真的閱讀相應(yīng)FPGA的芯片手冊(cè)。本文設(shè)計(jì)選用的是Altera公司的EPlC6Q240 的芯片，該芯片的主要管腳介紹如下 【78】 。1) 用戶I/O一般作為輸入或輸出接口，也有些是雙向口的，同時(shí)可用為L(zhǎng)VDS差分對(duì)的負(fù)端。通常情況下對(duì)多余的I/O口引腳會(huì)進(jìn)行一些處理，比如通過(guò)擴(kuò)展的插針形式將不用的引腳引出來(lái)，作為后期系統(tǒng)升級(jí)擴(kuò)展以及系統(tǒng)的調(diào)試工作之用。2) 配置管腳MSEL[1:0]：用于選擇配置模式。FPGA 由多種配置模式，可以通過(guò)此管腳進(jìn)行選擇；系統(tǒng)硬件設(shè)計(jì)15DATA0：FPGA 串行數(shù)據(jù)的輸入管腳； DCLK：FPGA時(shí)鐘管腳； nCSO：FPGA片選信號(hào)管腳；ASDO：FPGA串行數(shù)據(jù)管腳；nCEO：下載鏈器件的使能輸出管腳；nCONFIG：用戶模式配置；nSTATUS：狀態(tài)信號(hào)配置；CONF_DONE：結(jié)束信號(hào)配置；nCE：下載鏈器件使能輸入；3) 電源管腳VCCINT：FPGA的內(nèi)核電壓； VCCIO：FPGA的端口電壓；VREF：參考電壓； GND：信號(hào)地。4) 時(shí)鐘管腳VCC_PLL： FPGA的鎖相環(huán)管腳電壓；VCCA_PLL： FPGA鎖相環(huán)的模擬電壓；GNDA_PLL：FPGA鎖相環(huán)的模擬地；GNDD_PLL：FPGA鎖相環(huán)的數(shù)字地；CLknum：FPGA鎖相環(huán)時(shí)鐘的輸入；PLLnum_OUT：FPGA鎖相環(huán)時(shí)鐘的輸出；另外，有一些管腳是全局時(shí)鐘，使用這些管腳作為關(guān)鍵時(shí)鐘或信號(hào)的布線可獲得最佳的性能。 AD 轉(zhuǎn)換器的選擇模擬信號(hào)進(jìn)入FPGA之前，必須用AD轉(zhuǎn)換器將其轉(zhuǎn)換為數(shù)字信號(hào)以便系統(tǒng)的識(shí)別。因此AD轉(zhuǎn)換器是整個(gè)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)的一個(gè)重點(diǎn)，必須慎重考慮。AD芯片的選用關(guān)系到數(shù)據(jù)采集系統(tǒng)的技術(shù)指標(biāo)、系統(tǒng)結(jié)構(gòu)、功耗、安裝、環(huán)境要求等。一般情況下AD的選取可以遵循以下幾點(diǎn)原則：①AD分辨率：相應(yīng)芯片的分辨率主要根據(jù)輸入信號(hào)的幅度確定；②轉(zhuǎn)換速度：主要根據(jù)被測(cè)信號(hào)的頻帶寬度范圍，確定AD轉(zhuǎn)換器的傳輸速度。通常情況下轉(zhuǎn)換器的轉(zhuǎn)換速率要高于系統(tǒng)要求的采樣頻率；③A/D的環(huán)境參數(shù)：采集的環(huán)境條件決定了符合其環(huán)境參數(shù)要求的芯片。這里的環(huán)境參數(shù)主要包括信號(hào)輸入范圍、工作溫度范圍、供電要求以及抗干擾性能等四個(gè)方面；④數(shù)據(jù)接口要求：A/D轉(zhuǎn)換器的輸出形式選擇，是選用外部時(shí)鐘還是內(nèi)部時(shí)鐘；是否存在轉(zhuǎn)換結(jié)束狀態(tài)提示信號(hào)等。在考慮了上面的幾點(diǎn)要求后，我們還要考慮到器件成本、供貨渠道、技術(shù)支持等因素。綜合以上因素，本系統(tǒng)設(shè)計(jì)采用美國(guó)德州儀器(TI)公司的AD轉(zhuǎn)換芯片西安理工大學(xué)碩士學(xué)位論文16TLC5510。TLC5510特點(diǎn)如下：8bit分辨率；最大轉(zhuǎn)換速率是20MSPS；供電電壓是5V；100mW 的低功耗；內(nèi)置采樣、保持功能模塊。另外，TLC5510由于采用半閃速結(jié)構(gòu)和CMOS工藝，減少了功率損耗和晶片尺寸。 TLC5510采用24引腳的貼片封裝，各引腳功能描述如表41 【9】 。表41 TLC5510引腳Table41 TLC5510 pin引腳名 輸入/輸出 描述AGND 模擬地ANALOG IN 輸入 模擬信號(hào)輸入端CLK 輸入 時(shí)鐘DGND 數(shù)字地D1D8 輸出 8位數(shù)據(jù)輸出端OE 輸入 輸出使能端，低電平有效REFB 輸入 AD轉(zhuǎn)換器參考輸入電壓REFBS 當(dāng)內(nèi)部分壓器輸出額定2V 基準(zhǔn)電壓時(shí)，該端短路至REFB ；REFT 輸入 參考輸入電壓REFTS 當(dāng)內(nèi)部分壓器產(chǎn)生2 V 的額定基準(zhǔn)電壓時(shí)，該端短路至REFT 。VDDD 數(shù)字電源VDDA 模擬電源在本系統(tǒng)中， V～ V，所以需要利用TLC5510內(nèi)部分壓電路產(chǎn)生2V電壓量程，使得TLC5510的輸入范圍為 V～ V。TLC5510內(nèi)部分壓電路連接模式如圖41所示：R 13 2 0 ΩR r e f2 7 0 ΩR 28 0 ΩV D D A+ 5 VR E F T SR E F TR E F BR E F B S A G N DT L C 5 5 1 0圖41 產(chǎn)生2V 電壓量程的連接圖Figure41 connection diagram of the 2V span其中模擬電源VDDA引腳接入+，模擬地 AGND引腳接模擬地，REFTS系統(tǒng)硬件設(shè)計(jì)17和REFT 短接，REFBS和REB短接。內(nèi)部電阻的標(biāo)準(zhǔn)值分別為：R1=320Ω，Rref=270Ω，R2=80Ω。由圖41中的連接便可計(jì)算出電壓量程范圍。計(jì)算如下所示：REFB= VDDAR2/(R1+Rref+R2)=580/(320+270+80)=(V)REFT= VDDA(Rref+R2)/(R1+Rref+R2)=5(80+270)/(320+270+80)=(V)～，轉(zhuǎn)換輸出的數(shù)字量為00000000， 。 USB 接口芯片的選擇對(duì)于目前市場(chǎng)上如此多的USB接口器件，芯片選擇時(shí)應(yīng)該考慮的因素就很多了。本設(shè)計(jì)要求數(shù)據(jù)采集系統(tǒng)是便攜式的，所以必須考慮電路復(fù)雜程度、體積大小、系統(tǒng)功耗、程序/ 數(shù)據(jù)存儲(chǔ)器容量大小、電源需求、數(shù)據(jù)傳輸速率要求等多方面互相耦合因素的影響【10】 。其中Cypress公司的EZUSB FX2LP 系列芯片是首選。(向下兼容 )的微控制器，同時(shí)可以進(jìn)行全速傳輸(12Mb/s) 以及高速傳輸(480Mb/s)，并且包括4種不同的USB傳輸方式：控制傳輸、中斷傳輸、塊傳輸和同步傳輸。值得一提的是EZUSB FX2LP系列芯片內(nèi)部集成了USB 外圍接口設(shè)備所需的全部功能，我們可以利用這種芯片的優(yōu)點(diǎn)便利地開(kāi)發(fā)許多功能迥異的產(chǎn)品。本設(shè)計(jì)選用的就是EZUSB FX2LP系列中擁有56引腳的CY7C68013A芯片，它是該系列芯片中引腳最少、體積也較小的一款，符合系統(tǒng)便攜的要求，同時(shí)也會(huì)降低設(shè)計(jì)成本。 CY7C68013A 芯片結(jié)構(gòu)CY7C68013A芯片內(nèi)部結(jié)構(gòu)如圖42所示。西安理工大學(xué)碩士學(xué)位論文188 0 5 1 內(nèi)核1 2 / 2 4 / 4 8 M H zC Y智能 U S B1 . 1 / 2 . 0 接口引擎U S B 2. 0 收發(fā)器X 2 0P L L1 6 K BR A M地址數(shù)據(jù)總線I 2 C 總線G P I F（ 通用可編程接口 ）4 K BF I F OI / O 引腳 （ 2 4 ）A D D R ( 9 )RDY( 6)CTL( 6)8 / 1 6數(shù)據(jù)（8）地址（16）2 4 M H z 外部晶振D +D ? 圖42 CY7C68013A 芯片內(nèi)部結(jié)構(gòu)圖Figure42 CY7C68013A chip internal structure該芯片內(nèi)部主要包含以下幾部分：高速8051單片機(jī)、FIFO存儲(chǔ)器以及GPIF (通用可編程接口) 、。數(shù)據(jù)線有8位和16位可供選擇，很容易與不同的控制器接口對(duì)接 【1112】 。①、SIE和增強(qiáng)型8051CPU；②，F(xiàn)IFO端點(diǎn)可配置成2，3，4個(gè)緩沖區(qū)；③內(nèi)嵌增強(qiáng)型8051微處理器，它該功能比標(biāo)準(zhǔn)8051強(qiáng)、速度比它快，硬件資源也比較多；④RAM是16KB的，程序代碼和數(shù)據(jù)都可以簡(jiǎn)單地存儲(chǔ)在芯片內(nèi)部的RAM里；⑤接口模式豐富，主要有通用的I/O模式、SlaveFIFO 模式、GPIF模式；⑥內(nèi)部有多達(dá)4個(gè)的FIFO緩沖區(qū)，主要任務(wù)是提供主機(jī)或從機(jī)操作；它與FPGA或其它控制器芯片接口是相當(dāng)容易的。CY7C68013A芯片主要管腳的功能如表42所示。表42 CY7C68013A的主要功能管腳Table42 The main function of the CY7C68013A pin15，16 DPLUS,DMINUS I/O/Z USB D＋和 D數(shù)據(jù)線49 RESET I 復(fù)位信號(hào)線，低電平有效11，12 XTALIN,XTALOUT I,O 晶振輸入、輸出管腳5 CLKOUT O/Z 時(shí)鐘信號(hào)的輸出端， 默認(rèn)為12MHZ40～47 PA0PA7 I/O/Z I/O 口PA，具有第二復(fù)用功能25～32 PB0PB7(FD0FD7) I/O/Z I/O 口PB (雙 FIFO/GPIF 的系統(tǒng)硬件設(shè)計(jì)19低8 位數(shù)據(jù)總線)52～56，1～3 PD0PD7(FD8FD15) I/O/Z I/O 口PD (雙FIFO/GPIF 的高8 位數(shù)據(jù)總線)8 RDY0/SLRD I GPIF 的輸入信號(hào)端/ 從屬FIFO 的讀選送端