【正文】 實(shí)現(xiàn)，因此在 PPC405 JTAG接口使用前，必須配置 FPGA。PowerPC處理器 I/O接口PPC405 JTAG調(diào)試端口 PPC405的 JTAG可以通過(guò) FPGA本身的 JTAG端口連接，也可通過(guò)可編程的 I/O連接。至于采用什么連接方式，取決于軟件調(diào)試器的要求。 圖 JTAG接口塊符號(hào)，表 JTAG接口的信號(hào)描述。PowerPC處理器 I/O接口PPC405 JTAG調(diào)試端口PowerPC處理器 I/O接口PPC405 JTAG調(diào)試端口PowerPC處理器 I/O接口PPC405 JTAG調(diào)試端口 通過(guò)可編程 I/O直接連接 PPC405 JTAG邏輯 最簡(jiǎn)單的訪問(wèn) PPC405 JTAG邏輯的方法是將處理器核的 JTAG信號(hào)直接連接到可編程 I/O引腳。 對(duì)于有多個(gè) PPC405核的芯片，用戶可以將每個(gè)核的JTAG單獨(dú)的直接連接到可編程 I/O引腳。 另一種方法是將 PPC405使用鏈進(jìn)行連接，即公用TMS,TCK,TRST信號(hào)，將下一個(gè)核的輸入 TDI和上一個(gè)核的 TDO連接，最后一個(gè)核的 TDO的輸出連接到可編程 I/O引腳上。PowerPC處理器 I/O接口PPC405 JTAG調(diào)試端口 通過(guò)專用的芯片 JTAG邏輯連接 PPC405 JTAG邏輯 另一種方法是使用芯片專用的 JTAG引腳將多個(gè)PPC405和 JTAGPPC通過(guò) JTAG鏈連接到一起。PowerPC處理器 I/O接口調(diào)試接口 調(diào)試器接口使能一個(gè)外部的調(diào)試器工具，在外部調(diào)試模式下來(lái)操作 PowerPC405處理器調(diào)試資源。 該模式能改變一個(gè)程序的運(yùn)行，并且提供了調(diào)試系統(tǒng)硬件和軟件的能力。該模式支持處理器的啟動(dòng)和停止，單步指令的執(zhí)行，設(shè)置斷點(diǎn)和監(jiān)視處理器狀態(tài)。 圖 ，表 接口的信號(hào)描述。PowerPC處理器 I/O接口調(diào)試接口PowerPC處理器 I/O接口調(diào)試接口PowerPC處理器 I/O接口跟蹤接口 當(dāng)處理器工作在實(shí)時(shí)跟蹤調(diào)試模式時(shí)，使用跟蹤接口。該模式支持實(shí)時(shí)跟蹤處理器所執(zhí)行的指令流。在這種模式下，調(diào)試事件用來(lái)引起外部觸發(fā)事件。一個(gè)外部的跟蹤工具使用觸發(fā)器事件來(lái)控制跟蹤信息的搜集。在跟蹤接口上的跟蹤信息的廣播將獨(dú)立引起外部觸發(fā)事件。實(shí)時(shí)跟蹤模式不影響處理器性能。 實(shí)時(shí)跟蹤模式總是使能。然而，只有當(dāng)內(nèi)部調(diào)試模式和外部調(diào)試模式禁止時(shí)，才能產(chǎn)生觸發(fā)器事件。當(dāng)使能調(diào)試時(shí)，將阻塞觸發(fā)器事件。 圖 ，表 試接口的信號(hào)PowerPC處理器 I/O接口跟蹤接口 PowerPC處理器 I/O接口跟蹤接口PowerPC處理器 I/O接口處理器版本寄存器接口 Virtex4 PowerPC塊提供用戶訪問(wèn)處理器版本寄存器（ Processor Version Register， PVR）中 8比特的功能。 其中一個(gè)目的是在多處理器系統(tǒng)中識(shí)別不同的處理器，或者編碼一些處理器環(huán)境不同的描述，使類屬代碼可以基于這個(gè)編碼來(lái)調(diào)整其運(yùn)行。 圖 PVR接口的塊符號(hào)，表 PVR接口的 I/O信號(hào)。 PowerPC處理器 I/O接口處理器版本寄存器接口PowerPC處理器 I/O接口處理器版本寄存器接口PowerPC處理器 I/O接口額外的 FPGA指定信號(hào) 圖 FPGA信號(hào)的接口塊符號(hào)，表 給出了額外 I/O信號(hào)的功能PowerPC處理器 OCM控制器 片上存儲(chǔ)器（ OnChip Memory， OCM）控制器是一個(gè)專用的接口，用于連接 FPGA的 BRAM和 PPC405核的OCM信號(hào)。 OCM控制器提供了非緩存的對(duì)指令側(cè)和數(shù)據(jù)側(cè)存儲(chǔ)器空間的訪問(wèn)。 數(shù)據(jù)側(cè)的接口支持 32位雙向的存儲(chǔ)器空間，指令側(cè)的接口支持 64位單向德存儲(chǔ)器空間。不象 PLB接口，OCM控制器不需要總線仲裁來(lái)訪問(wèn) FPGA的結(jié)構(gòu)（ fabric）資源。 在 VirtexII Pro中， DSOCM和 ISOCM控制器設(shè)計(jì)與BRAM以固定延遲指標(biāo)接口。 在 Virtex4中， DSOCM控制器有一個(gè)增強(qiáng)的特性通過(guò)額外的信號(hào)來(lái)支持存儲(chǔ)器映射的外設(shè)。PowerPC處理器 OCM控制器OCM控制器特點(diǎn) 下面給出 OCM控制器的特點(diǎn)，首先介紹 DSOCM和ISOCM的特點(diǎn)，然后再分別介紹各自獨(dú)有的特點(diǎn)。 1） DSCOM和 ISOCM的共同特點(diǎn) 在 FPGA內(nèi)的處理器塊和 BRAM之間，存在獨(dú)立的指令和數(shù)據(jù)存儲(chǔ)器接口，在指令側(cè)和數(shù)據(jù)側(cè)接口到外部存儲(chǔ)器之間不需要 PLB仲裁。PowerPC處理器 OCM控制器OCM控制器特點(diǎn) 專用的接口到 DCR總線，用于 ISOCM和 DSCOM控制器。在處理器塊內(nèi)的專用的 DCR總線循環(huán)用于 OCM控制器。 在 DSOCM和 ISOCM控制器內(nèi)的 FPGA可配置的 DCR寄存器地址。 為 DSOCM和 ISOCM分配了獨(dú)立的 16MB的邏輯存儲(chǔ)器空間。 為指令側(cè)和數(shù)據(jù)側(cè)接口提供了多周期模式選擇。多周期操作使用 N:1的處理器到 BRAM的比例系數(shù) Virtex4可選擇的自動(dòng)時(shí)鐘比例檢測(cè)，消除了必須編程控制比例系數(shù)的操作 PowerPC處理器 OCM控制器 OCM控制器特點(diǎn) 2） DSCOM的特點(diǎn)252。 32比特的讀數(shù)據(jù)總線和 32位的寫數(shù)據(jù)總線 252。支持字節(jié)寫訪問(wèn) DSBRAM252。雙端口 DSBRAM的第二個(gè)端口可用于從 FPGA接口讀 /寫操作252。到 DSBRAM端口的 22位地址252。DCR寄存器： DSCNTL， DSARC252。Virtex4支持為讀 /寫數(shù)據(jù)傳輸可變的延遲PowerPC處理器 OCM控制器 OCM控制器特點(diǎn) 3） ISOCM的特點(diǎn) ISOCM接口包含 64位只讀端口用于指令加載和 32位讀/寫端口來(lái)初始化或測(cè)試 ISBRAM。 64位只讀數(shù)據(jù)總線（ 2個(gè) BRAM周期） 對(duì)于 VirtexII Pro，使用 DCR指令的 32位寫總線；對(duì)Virtex4，使用 DCR指令的 32位讀和寫總線分離的 21位到ISBRAM的只讀和只寫地址 DCR寄存器： ISCNTL， ISARC， ISINIT， ISFILL 兩個(gè)可用方法來(lái)設(shè)置 ISBRAM內(nèi)容：– 使用 DCR來(lái)訪問(wèn) 32位數(shù)據(jù)寫總線– 在 FPGA配置時(shí)，初始化 ISBRAMPowerPC處理器 OCM控制器OCM控制器的操作 OCM控制器分成兩塊，一塊用于 ISOCM接口，另一塊用于 DSOCM接口。圖 OCM控制器接口。PowerPC處理器 OCM控制器OCM DCR控制寄存器 1)在 DSOCM中有 DSARC和 DSCNTL兩個(gè)寄存器； 2)在 ISOCM中有 ISARC， ISCNTL， ISINIT和 ISFILL四個(gè)寄存器。 在使用 DSOCM/ISOCM寄存器前， DSARC/ISARC，DSCNTL/ISCNTL控制寄存器必須被初始化。有兩種方法來(lái)初始化這些寄存器： 1) 使用 DCR匯編指令（ mtdcr， mfdcr）訪問(wèn)所有六個(gè)OCM控制寄存器。 2) 在處理器模塊指定相關(guān)的輸入端口。PowerPC處理器 OCM控制器OCM DCR控制寄存器 ISINIT/ISFILL寄存器用于指令側(cè)的 OCM存儲(chǔ)器的內(nèi)容初始化和軟件調(diào)試。 1）在 VirtexII pro，在系統(tǒng)初始化時(shí)，使用 ISINIT和ISFILL寄存器，允許處理器寫指令到 ISOCM存儲(chǔ)器陣列 2）在 Virtex4，使用 ISINIT和 ISFILL寄存器，允許處理器寫 /讀指令到 ISOCM存儲(chǔ)器陣列PowerPC處理器 OCM控制器 DSOCM控制器加載 /存取操作 DSOCM控制器，在一個(gè)加載指令時(shí)，接受來(lái)自處理器的一個(gè)地址和相關(guān)的控制信號(hào)，然后傳遞一個(gè)有效的地址到 DSOCM的 FPGA結(jié)構(gòu)或 BRAM接口。對(duì)于存取指令，來(lái)自處理器的有效地址，伴隨著存儲(chǔ)數(shù)據(jù)和相關(guān)的控制信號(hào)。 DSOCM控制器在地址最高 8位執(zhí)行指令譯碼來(lái)確定是加載 /存儲(chǔ)指令 。 對(duì)于 DSOCM連接非存儲(chǔ)器外設(shè)，設(shè)計(jì)者必須知道OCM特定的行為：執(zhí)行重排序和旁路存儲(chǔ)數(shù)據(jù)。PowerPC處理器 OCM控制器 ISOCM控制器取指操作 在取指周期， ISOCM控制器接受來(lái)自處理器的一個(gè)地址和相關(guān)的控制信號(hào)，并將有效地址傳遞到 ISOCM接口。在 FPGA配置時(shí)，存儲(chǔ)在 BRAM的指令能加載到ISOCM?？捎玫钠渌椒ㄊ牵褂?DCR總線上的 ISINIT和 ISFILL寄存器，處理器能加載 ISOCM空間。PowerPC處理器 OCM控制器 這兒存在從處理器塊到訪問(wèn)指令側(cè)存儲(chǔ)器的兩個(gè)數(shù)據(jù)通路： 主 64位只讀端口用于指令加載。由于該端口為 64位寬度，所以一次可以取出兩條指令 第 2個(gè) 32位端口用于存儲(chǔ)器初始化和軟件調(diào)試。 圖 (a)給出了 Virtex4 DSOCM接口圖，圖 (b)給出了 VirtexII pro DSOCM接口圖。PowerPC處理器 OCM控制器PowerPC處理器 OCM控制器 圖 (a) 給出了 VirtexII pro ISOCM接口圖，圖(b) 給出了 Virtex4 ISOCM接口PowerPC處理器 OCM控制器 圖 DSOCM接口和 BRAM的連接關(guān)系。PowerPC處理器 OCM控制器OCM的編程模型 應(yīng)用程序讀 /寫訪問(wèn) OCM控制器內(nèi)的 DCR寄存器。一般使用匯編指令 mtdcr和 mfdcr來(lái)完成對(duì) DCR控制寄存器的訪問(wèn)。 OCM的寄存器 DSARC/ISARC寄存器該寄存器定義了 ISOCM和 DSOCM存儲(chǔ)器位置的最高 8位。PowerPC處理器 OCM控制器OCM的寄存器 DSARC/I