【正文】 力的原理限制了速度的測量精度。 光 電轉(zhuǎn)換式測速傳感器光 電轉(zhuǎn)換式測速傳感器的計量原理是由機械傳動裝置將傳輸帶運行時的速度轉(zhuǎn)換為光柵編碼圓盤的轉(zhuǎn)動速度，光柵圓盤的一邊放置光源，另一邊放置光感元件。當傳輸帶帶動光柵圓盤轉(zhuǎn)動時，速度轉(zhuǎn)換為光柵對光線的遮擋頻率，并通過光 電轉(zhuǎn)化生成脈沖信號或具體數(shù)字編碼。故光 電轉(zhuǎn)換式測速傳感器又稱為光 電編碼器。光 電轉(zhuǎn)換式測速傳感器體積小、安裝簡便、精度高、應用范圍廣，實現(xiàn)了數(shù)字測量和數(shù)字控制， 連接計算機和相應顯示設備后可以實現(xiàn)實時控制和實時測量角位置。與其它種類測速傳感器相比，有性價比高、可靠性好、維護簡便等優(yōu)點。 其技術(shù)參數(shù)指標見表 32 小結(jié) 本部分主要介紹了系統(tǒng)所使用的主要器件及其性能參數(shù)及特點，包括單托輥稱架、稱重河北工程大學畢業(yè)設計說明書 16 16 傳感器、測速傳感器、系統(tǒng)為處理器和模數(shù)轉(zhuǎn)換器的類型等。 表 32歐姆龍 E6B2CWZ6C增量型旋轉(zhuǎn)編碼器技術(shù)參數(shù) 項目 技術(shù)參數(shù) 項目 技術(shù)參數(shù) 電源電壓 5V～ 24V DC 耗費電流 *1 70mA以下 辨率（脈沖 /旋轉(zhuǎn)） 2022 輸出項 A、 B、 Z、相 輸出 方式 NPN 集電極開路輸出 輸出相位差 A、 B相位差 90177。 45℃（ 1/4177。 1/8T） 高響應頻率 *3 100kHz 輸出上升下降時間 1us 以下 啟動力矩 m以下 慣性力矩 1 106kg ㎡ 允許最高轉(zhuǎn)數(shù) 6000r/min 軸允許力 徑向： 30N軸向： 20N 環(huán)境濕度范圍 35～ 85%RH（不結(jié)露） 絕緣電阻 30MΩ以上（ DC500V兆歐表） 耐電壓 AC500V 50/60Hz 震動耐久 10～ 500HZ、在 Hz 保護回路 負載短路保護 環(huán)境溫度范圍 運動： 10~+70℃保存： 25~+85℃ 沖擊耐久 1000m/s2X、 Y、 Z方向 保護結(jié)構(gòu) IEC 規(guī)格 IP50 連接方式 導線引出式 材質(zhì) 外殼： ABS本體：鋁軸： SUS420J2 質(zhì)量 約 100g 輸出容量 30V DC以下 35mA 以下 河北工程大學畢業(yè)設計說明書 17 17 4 系統(tǒng)硬件電路設計 系統(tǒng)硬件概述 數(shù)據(jù)采集電路是系統(tǒng)的主要硬件部分，將稱重傳感器 0~20mV的輸出信號由數(shù)模轉(zhuǎn)換器轉(zhuǎn)換為 24位精度的數(shù)字信號，即 000000H~FFFFFFH 中的一個值，然后送入單片機。速度數(shù)據(jù)采集部分，首先將測速傳感器輸出 的脈沖信號進行光電隔離，然后由單片機對脈沖計數(shù)。數(shù)據(jù)采集工作完成后，由通信接口將 24位轉(zhuǎn)換數(shù)據(jù)和脈沖計數(shù)值送入上位機，在上位機中完成數(shù)據(jù)的量化和最終計算，實時顯示計算結(jié)果，并且存入數(shù)據(jù)庫。使用 Altium Designer summer 08 工具完成系統(tǒng)硬件的原理圖和 PCB板圖設計。 Altium Disigner Sumer 08是美國 Altium 公司開發(fā)的設計電路板軟件 Protel的升級版本，沿襲了 Protel 以前版本方便易學的特點，內(nèi)部界面與 Protel DXP 大體相同，為了適應目前高密度和信號高速度 的要求新增加了一些功能模塊。在元件庫中，整合了以前 Protel DXP版本和 Protel 99版本等各個版本的庫文件，使功能更強大，使用更方便。 系統(tǒng)微處理器 由于數(shù)據(jù)采集系統(tǒng)要求的芯片數(shù)據(jù)存儲空間（ RAM）和程序存儲空間（ ROM）都較小，固微處理器選擇 AT89S52 芯片。 AT89S52是 Atmel公司推出的與 MCS51兼容系列單片機。它是一種低功耗、高性能的微處理芯片。 8KB片內(nèi) Flash，可擦 /寫 1000次以上； 256字節(jié)片內(nèi) RAM；全靜態(tài)邏輯，工作頻率范圍 0~24MHz； 32個可編程 I/O口 ；三級程序存儲器加密；一個全雙工串行口；三個 16位定時 /計數(shù)器；支持在線編程 ISP（ In System Programmable）功能。 功能特性描述 AT89S52 是一種低功耗、高性能 CMOS8 位微控制器，具有 8K 在系統(tǒng)可編程 Flash 存儲器。使用 Atmel 公司高密度非 易失性存儲器技術(shù)制造，與工業(yè) 80C51 產(chǎn)品指令和引腳完 全兼容。片上 Flash 允許程序存儲器在系統(tǒng)可編程，亦適于 常規(guī)編程器。在單芯片上，擁有靈巧的 8 位 CPU 和在系統(tǒng) 可編程 Flash，使得 AT89S52 為眾多嵌入式控制應用系統(tǒng)提 供高靈活、超有效的解決方案。 河北工程大學畢業(yè)設計說明書 18 18 引腳功能描述 圖 41AT89S52引腳圖 AT89S52 VCC : 電源 GND: 地 P0 口： P0 口是一個 8 位漏極開路的雙向 I/O 口。作為輸出口，每位能 驅(qū)動 8 個 TTL 邏 輯電平。對 P0 端口寫 “1” 時，引腳用作高阻抗輸入。 當訪問外部程序和數(shù)據(jù)存儲器時， P0 口也被作為低 8 位地址 /數(shù)據(jù)復 用。在這種模式下， P0 具有內(nèi)部上拉電阻。 在 flash 編程時， P0 口也用來接收指令字 節(jié)；在程序校驗時，輸出指 令字節(jié)。程序校驗 時，需要外部上拉電阻。 P1 口： P1 口是一個具有內(nèi)部上拉電阻的 8 位雙向 I/O 口， P1 輸出緩 沖器能驅(qū)動 4 個 TTL 邏輯電平。對 P1 端口寫 “1” 時，內(nèi)部上拉電阻把端口拉高，此時 可以作為輸入 口使用。作為輸入使用時，被外部拉低的引腳由于內(nèi)部電阻的原因，將輸出電流（ IIL）。 此外， 和 分別作定時器 /計數(shù)器的外部計數(shù)輸入（ ）和時器 /計數(shù)器的觸發(fā)輸入（ ）。 在 flash 編程和校驗時， P1 口接收低 8 位地址字節(jié)。 引腳號第二功能 T2（定時器 /計數(shù)器 T2 的外部計數(shù)輸入），時鐘輸出 T2EX（定時器 /計數(shù)器 T2 的捕捉 /重載觸發(fā)信號和方向控制） MOSI（在系統(tǒng)編程用） MISO（在系統(tǒng)編程用） SCK（在系統(tǒng)編程用） P2 口： P2 口是一個具有內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 輸出緩 沖器能驅(qū)動 4 個 TTL 邏輯電平。對 P2 端口寫 “1” 時，內(nèi)部上拉電阻把端口拉高，此時 可以作為輸入 口使用。作為輸入使用時，被外 部拉低的引腳由于內(nèi)部電阻的原因， 將輸出電流（ IIL）。 在訪問外部程序存儲器或用 16 位地址讀取外部數(shù)據(jù)存儲器（例如執(zhí)行 河北工程大學畢業(yè)設計說明書 19 19 MOVX @DPTR） 時， P2 口送出高八位地址。在這種應用中， P2 口使用很強的內(nèi)部上 拉發(fā)送 1。在使用 8 位地址（如 MOVX @RI）訪問外部數(shù)據(jù)存儲器時， P2 口輸出 P2 鎖 存器的內(nèi)容。 在 flash 編程和校驗時， P2 口也接收高 8 位地址字節(jié)和一些控制信 號。 P3 口： P3 口是一個具有內(nèi)部上拉電阻的 8 位雙向 I/O 口， p2 輸出緩沖器能驅(qū)動 4 個 TTL 邏輯電平。對 P3 端口寫 “1” 時，內(nèi)部上拉電阻把端口拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由于內(nèi)部電阻的原因，將輸出電流（ IIL）。 P3 口亦作為 AT89S52 特殊功能。在 flash 編程和校驗時， P3 口也接收一些控制信號。 系統(tǒng)模數(shù)轉(zhuǎn)換器 本系統(tǒng)稱重傳感器輸出的信號為模擬量，需要轉(zhuǎn)換為數(shù)字信號進行記錄和處理，所以模數(shù)轉(zhuǎn)換部件為本系統(tǒng)的重要部分 ，對整個系統(tǒng)的計量精度都會產(chǎn)生影響。由于懸梁式電阻應變稱重傳感器輸出為頻率較低的模擬量，所以需要模數(shù)轉(zhuǎn)換部件具有精確的計量精度，但對響應速度沒有過高要求。固本系統(tǒng)采用精度為 24位的 AD7730 芯片作為模數(shù)轉(zhuǎn)換器件。 AD7730是由美國 ADI公司生產(chǎn)的 24位無失碼、雙通道差分模式高分辨率模數(shù)轉(zhuǎn)換裝置，有效分辨率為 21位，線性誤差177。 %。 AD7730是∑ △類型數(shù)模轉(zhuǎn)換裝置。∑ △類型數(shù)模轉(zhuǎn)換裝置同時具備反饋比較和雙積分式兩種數(shù)模轉(zhuǎn)換器的優(yōu)點，以電荷平衡式數(shù)模轉(zhuǎn)換器改良而成，∑ △類型數(shù)模轉(zhuǎn)換裝置去 掉了在電荷平衡式模數(shù)轉(zhuǎn)換器中使用的復雜的穩(wěn)定式電路，取而代之為結(jié)構(gòu)簡單的 D觸發(fā)器，這種設計使∑ △類型模數(shù)轉(zhuǎn)換器件自身的電路組成對元件的精度要求降到了一個很低的層面。∑ △類型數(shù)模轉(zhuǎn)換裝置還同時具有雙積分式模數(shù)轉(zhuǎn)換器抑制串摸干擾的功能?！?△類型是一個閉環(huán)的連續(xù)轉(zhuǎn)換系統(tǒng)，所以對自身電路元器件的精度要求低于雙積分式模數(shù)轉(zhuǎn)換器，漂移與失調(diào)不會影響轉(zhuǎn)換的精度?！?△類型模數(shù)轉(zhuǎn)換裝置由于使用了數(shù)字式反饋比較方式，從而使用量化噪音大大降低、提高了轉(zhuǎn)換精度、增強了系統(tǒng)的抗干擾能力、加快了相應速度、優(yōu)化了線性度。 ∑ △ 技術(shù)將量化噪聲移到了系統(tǒng)數(shù)模轉(zhuǎn)換頻帶之外，所以 AD7730 抗干擾能力強，適用于低頻信號的動態(tài)模數(shù)轉(zhuǎn)換。本系統(tǒng)采用 AD7730轉(zhuǎn)換懸梁式稱重傳感器輸出的模擬量，并將轉(zhuǎn)換結(jié)構(gòu)送入單片機進一步處理。 AD7730 的工作原理 設 fs為采樣頻率，該芯片采集稱重傳感器的模擬信號時采用 k倍過采樣頻率 kfs，河北工程大學畢業(yè)設計說明書 20 20 內(nèi)部通過信噪整形電路將 fs/2信帶寬度內(nèi)的大量量化信噪移除模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換頻帶，即移至 fs/2至 kfs/2 之間的頻帶，從而使得系統(tǒng)量化信噪降低到之前的 1 k。由于模擬低通濾波器只能濾除大于 kfs/2頻帶寬度 的信噪，所以需要利用采樣抽取電路和數(shù)字濾波器來濾除頻帶無用信號和量化信噪，提取期望信號，提高轉(zhuǎn)換分辨率和信噪比。使用的采用率應高于兩倍輸入信號頻率，即 fs2fa，并且應符合 Nyquist 采樣定律的原則。用戶可以通過軟件設置 AD7730的工作方式寄存器，設置∑ △模數(shù)轉(zhuǎn)換器的數(shù)字濾波器、信噪比、采樣分辨率、 采樣頻率，從而做出最優(yōu)選擇。 AD7730 內(nèi)部結(jié)構(gòu) 圖 42 AD7730內(nèi)部結(jié)構(gòu)圖 AD7730內(nèi)部包含 24位∑ △模數(shù)轉(zhuǎn)換器、雙路差分模擬輸入通道、校正微型處理器、雙向串行輸入輸出端口、 兩級可編程控制的數(shù)字濾波器和十三個功能控制寄存器。AD7730內(nèi)部結(jié)構(gòu)圖如圖 42所示。 其內(nèi)部的雙路差分模擬輸入通道，可以通過設置相應的功能寄存器的方式達到量程編程控制，傳感器的量程可設置為四種單極性模擬信號以及四種雙極性模擬信號范圍，分別為： 0~+10mV、 0~+20mV、 0~+40mV、 0~+80mV、177。 10mV、177。 20mV、177。 40mV、177。 80mV，而且可以根據(jù)實際輸入的傳感器模擬信號電壓幅度的不同改變量程。 多路轉(zhuǎn)換器（ MUX）的輸出信號先與片內(nèi) 6為 DAC的輸出信號相加，從而使輸入信號在可編程增益放 大器（ PGA）的額定量程之內(nèi)，然后再加到系統(tǒng) PGA 上。 AD7730的 DAC的失調(diào)值較大，對于輸出信號的抵消電壓范圍可達177。 。 河北工程大學畢業(yè)設計說明書 21 21 通過串行口寫 AD7730 的功能寄存器時，首先要寫輸入移位寄存器。當加在 AD7730的時鐘邏輯引腳 POL 為高電平時，可執(zhí)行功能寄存器寫入操作，單片機可在 SCLK時鐘下降沿時將寄存器對應的值按位寫入 AD7730 的串行數(shù)據(jù)輸入引腳 DIN，在 SCLK時鐘為上升沿時，將寫入的數(shù)據(jù)鎖存到輸入移位寄存器中。直到輸入移位寄存器鎖存的位數(shù)等于要寫入的功能寄存器所規(guī)定的位數(shù)時，寄存器值才 從輸 入移位寄存器移入相應的片內(nèi)功能寄存器。 AD7730 的讀寫周期時序圖如圖 43所示。 圖 43 AD7730的讀寫時序圖 通過串行口讀 AD7730 的轉(zhuǎn)換數(shù)據(jù)或寄存器值時，片內(nèi)相應寄存器的內(nèi)容會先寫入到輸出移位寄存器。在加在 POL上的電壓為高電平時，可以執(zhí)行單片機對 AD7730的讀操作。 SCLK時鐘為下降沿時，輸出數(shù)據(jù)由輸出移位寄存器轉(zhuǎn)移到 AD7730 的串行口輸出引腳 DOUT鎖存， SCLK 時鐘為上升沿時，鎖存在 DOUT的數(shù)據(jù)按位讀入到單片機中。 AD7730 與單片機的接口設計 河北工程大學畢業(yè)設計說明書 22 22 圖 44 AD7730與 AT89S52的接口原理圖 數(shù)據(jù)采集電路中， AD7730與 AT89S52單片機的接口電路原理圖如圖 44所示。單片機使用查詢方式來控制 AD7730芯片，單片機的 、 、 、 引腳分別連接AD7730的 SCLK、 CS、 DOUT、 DIN引腳。當加在 RDY引腳上的電壓為低電平時，單片機可讀取 AD7730數(shù)據(jù)寄存器中的模數(shù)轉(zhuǎn)換數(shù)據(jù)或校準數(shù)據(jù)。當加在 RDY引腳上的電壓為高電平時， AD7730進行數(shù)據(jù)寄存器數(shù)據(jù)更新，禁止傳輸數(shù)據(jù)。也可采用將 RDY引腳連接單片機的 INT0或 INT1 引腳，使 用中斷方式控制 AD7730，還可以通過直接訪問內(nèi)部寄存器的 RDY位數(shù)據(jù)，從而節(jié)省一個引腳。 數(shù)據(jù)采集電路通信接口設計 本系統(tǒng)要求實現(xiàn)采集和計算數(shù)據(jù)實時顯示、數(shù)據(jù)保存等功能。而 AT89S52只有 256字節(jié) RAM和 8K的 FLASH，不