畢業(yè)論文-基于eda的多功能數(shù)字鐘設(shè)計(jì)(已改無錯(cuò)字)
2023-02-12 11:58:08 本頁面
【正文】 5NY6NY7N741381inst9 G1 G2ANG2BNA B CY0NY1NY2NY3NY4NY5NY6NY7N741381inst10AND2inst14AND2inst15AND2inst16AND2inst17AND2inst27AND2inst29AND2inst30AND2inst31AND2inst12AND2inst13AND2inst24AND2inst25AND2inst26AND2inst28AND2inst32AND2inst33AND2inst34AND2inst11AND2inst20AND2inst22AND2inst23AND2inst19AND2inst21AND2inst18G N DV C CO R 6ins t 3O R 6ins t 4O R 6ins t 5O R 6ins t 61 2 3 4 5 621 22 2324 25 26 31 32 33 34 35 36 42 43 44 45 46411 2 3 4 5 621 22 24 25 2631 32 33 34 35 36 41 42 43 44 45 46A1A2A3A4B1B2B3B4C1C2C3C4D1D2D3D4E1E2E3E4F1F2F3F4A1 A2A3A4B3 B4B2B1 C1 C2 C3 C4D1 D2 D3 D4E1 E2 E3 E4F1 F2 F3 F423a11 b11 c11d11 e11 f11 a22 b22 c22d22 e22 f22 a33 b33 c33d33 e33 f33 a44 b44 c44d44 e44 f44a11b11c 11d11e11f 11a22b22c 22d22e22f 22a33b33c 33d33e33f 33a44b44c 44d44e44f 44封裝： SL1 SL2 SL3 SL4 SH1SH2SH3SH4ML1ML2ML3ML4MH1 MH2 MH3 MH4 HL1HL2HL3HL4HH1 HH2 HH3 HH4 A1 A2 A3D1 D2 D3 D4MUX24inst4 圖 17 如外我們還用已有芯片設(shè)計(jì)了一個(gè) 24選 4的數(shù)據(jù)選擇器： 圖 18 其封裝結(jié)果與 VHDL語言編的基本相似。 電路圖 ： EDA(II) 多功能數(shù)字鐘 18 V C C48m I N P U TV C Cx iao f en I N P U TV C Cx iao s hi I N P U TV C CC LE AR I N P U TaO U T P U TbO U T P U TcO U T P U TdO U T P U TeO U T P U TfO U T P U TgO U T P U TSLO U T P U TSHO U T P U TMLO U T P U TMHO U T P U THLO U T P U THHO U T P U TSL1OUTPUTSL2OUTPUTSL3OUTPUTSL4OUTPUTSHIOUTPUTSH2OUTPUTSH3OUTPUTSH4OUTPUTML1OUTPUTML2OUTPUTML3OUTPUTML4OUTPUTMH1OUTPUTMH2OUTPUTMH3OUTPUTMH4OUTPUTHL1OUTPUTHL2OUTPUTHL3OUTPUTHL4OUTPUTHH1OUTPUTHH2OUTPUTHH3OUTPUTHH4OUTPUT1H ZO U T P U T2H ZO U T P U T50 0H ZO U T P U T1K H ZO U T P U THCIO U T P U TO R 2ins t 8c l c 4 8 m 1hz2hz500hz1 k h zfdins t 2S L 1S L 2S L 3S L 4S H 1S H 2S H 3S H 4M L 1M L 2M L 3M L 4M H 1M H 2M H 3M H 4H L 1H L 2H L 3H L 4HH1HH2HH3HH4C L KabcdefgSLSHMLMHHLHHd i s p l a yins tG N Dc l e a r 1h o l d 1c l ck1c l c 1ciH1H2H3H4L2L1L3L4m o d 6 0ins t 1c l e a r 1h o l d 1c l ck1c l c 1ciH1H2H3H4L2L1L3L4m o d 6 0ins t 3c l e a r 1h o l d 1c l ck1c l c 1ciL1H1L2H2L3H3L4H4m o d 2 4ins t 5CLRNDPRNQD F Fins t 4V C CCLRNDPRNQD F Fins t 9V C Cmcim h1m h2m h3m h4m l1m l2m l3m l4scis h1s h2s h3s h4s l1s l3s l4scimcis l2hh1hh2hh3hh4hl1hl2hl3hl4HCIk1s l1s l2s l3s l4s h1s h2s h3s h4m l1m l2m l3m l4m h1m h2m h3m h4hl1hl2hl3hl4hh1hh2hh3hh4HCI圖 19 封裝： CLEAR48m xiaofenxiaoshiSL1SL2SL3SL4 SHISH2SH3SH4ML1ML2ML3ML4MH1MH2MH3MH4HL1HL2HL3HL4HH1 HH2 HH3 HH41KHZ500HZ 2HZ 1HZa b c d e f gSL SH ML MH HL HH HCIclockinst5 圖 20 要求： 當(dāng)時(shí)鐘計(jì)到 59’ 53” 時(shí)開始報(bào)時(shí)，在 59’ 53” , 59’ 55” ,59’ 57” 時(shí)報(bào)時(shí)頻率為512Hz,59’ 59” 時(shí)報(bào)時(shí)頻率為 1KHz。 （ 512hzamp。（ 59’ 53” + 59’ 55” +59’ 57” ） +1000hzamp。59’ 59” ） ==59’ amp。50” （ 512hzamp。（ 3” + 5” +7” ） +1000hzamp。9” ） QbQa QdQc 00 01 11 10 00 0 0 1 0 EDA(II) 多功能數(shù)字鐘 19 01 0 1 1 0 11 ＊ ＊ ＊ ＊ 10 0 0 ＊ ＊ 圖 21 3+5+7由卡諾圖化簡得 :QaQb+QaQc 所以上式可以化簡為： 59’ amp。50” （ 512hzamp。（ QslaQslb+QslaQslc） +1000hzamp。QslaQsld） 電路圖： V C CSignal1 I N P U TV C CSignal2 I N P U TV C CM H 1 I N P U TV C CM H 3 I N P U TV C CM L1 I N P U TV C CM L4 I N P U TV C CSH 3 I N P U TV C CSH 1 I N P U TV C CSL1 I N P U TV C CSL2 I N P U TV C CSL3 I N P U TV C CSL4 I N P U TO R 3in s tA N D 2ins t 2O R 2in s t 3A N D 2ins t 1A N D 6ins t 4A N D 2ins t 6A N D 2ins t 7A N D 3ins t 8A N D 2ins t 9A N D 2ins t 10A N D 2ins t 11A N D 2ins t 12A N D 2ins t 13M H 1M H 3M L1M L4SH 1SH 3SL1SL2SL3SL4M H 1M H 3M L1SH 1SH 3SL1SL2SL1SL3SL1SL2SL3SL1SL459M 50S3S5S7S9S3S5S7S9SM L4beepOUTPUT 圖 22 封裝： EDA(II) 多功能數(shù)字鐘 20 MH1MH3ML1ML4SH1 SH3 SL1SL2SL3SL4Signal1Signal2beepbeep inst 圖 23 鬧鐘模塊分為四個(gè)部分：鬧鐘 定時(shí)和定分 模塊、鬧鐘 時(shí)間存儲模塊 、比較模塊和鬧鐘顯示模塊。 鬧鐘有一個(gè)存儲電路（由兩個(gè)計(jì)數(shù)器組成），計(jì)數(shù)器由兩個(gè)開關(guān)控制， 用來對 鬧鐘的分鐘和時(shí)鐘設(shè)定 ，當(dāng)開關(guān)都打到不送脈沖的狀態(tài)，兩個(gè)計(jì)數(shù)器都保持， 從而達(dá)到存儲的目的 。比較電路用來比較鬧鐘時(shí)間和 時(shí)鐘 計(jì)時(shí)器時(shí)間，當(dāng)它們一致時(shí)，輸出為 1，這樣可以驅(qū)動報(bào)時(shí)模塊。最后，利用顯示電路將鬧鐘的時(shí)間設(shè)定輸出。要使鬧鐘起到提醒作用，還要有鈴聲， 這里用 1khz 脈沖作為蜂鳴器的信號源。 a．定時(shí)和存儲模塊 V C CD M K I N P U TV C CDHK I N P U Tc l e a r 1h o l d 1c l ck1c l c 1ciH1H2H3H4L2L1L3L4m o d 6 0ins t 1c l e a r 1h o l d 1c l ck1c l c 1ciL1H1L2H2L3H3L4H4m o d 2 4ins t 2CLRNDPRNQD F Fins t 4V C CO R 2ins t 6CLRNDPRNQD F Fins t 7V C CO R 2ins t 9G N D2H Z 圖 24 電路主要由一個(gè)模 60（分
法律信息相關(guān)推薦
鄂ICP備17016276號-1