【正文】 設(shè)計(jì)框圖 根據(jù)上文的 設(shè)計(jì)思想，首先需要設(shè)計(jì)一個(gè)能使芯片正常工作的最小系統(tǒng)，之后再設(shè)計(jì)相應(yīng)的外圍電路。具體設(shè)計(jì)原理與相關(guān)設(shè)計(jì)圖如下詳述。 硬件電路設(shè)計(jì) 電源由穩(wěn)定的 VDD電源供電，用于 I/O和內(nèi)部調(diào)壓器，即為本芯片用的 。若使用 ADC,則 VDD的電壓范圍必須在 ～ ,若不使用 ADC，可為 2V～ 。芯片的 VDD引腳必須連接在帶外部穩(wěn)定電源的 VDD電源， 4個(gè) 電容上（典型值 10uF）。外部模擬電壓輸入引腳 VDDA引腳用于 ADC、復(fù)位 模塊等，必須連接到兩個(gè)外部穩(wěn)定電容上，而 VSSA和 4個(gè) VSS引腳都接地。 當(dāng) VDD無效時(shí)， VBAT引腳必須接到外部電池 (~)上，為 RTC、外部 晶振和備份寄存器供電。如沒有外部電池，必須和 VDD STM32 F103VET6 供電電路 復(fù)位電路 振蕩電路 啟動(dòng)電路 以太網(wǎng)接口電 路 存儲(chǔ)器電路 中北大學(xué) 2021 屆畢業(yè)設(shè)計(jì)說明書 第 20 頁 共 32 頁 電源上。 按照供電方案，可設(shè)計(jì)出供電電路，如圖 圖 系統(tǒng)供電電路 復(fù)位電路設(shè)計(jì) 為確保 電路 系統(tǒng)中 電路 穩(wěn)定可靠工作，復(fù)位電路是必不可少的一部分，復(fù)位電路的 第一功能是上電復(fù)位。一般微機(jī)電路正常工作需要供電電源為 5V177。 5%，即～ 。 由于微機(jī)電路是時(shí)序數(shù)字電路，它需要穩(wěn)定的時(shí)鐘信號(hào)，因此在電源上電時(shí)，只有當(dāng) VCC超過 ，復(fù)位信號(hào)才被撤除，微機(jī)電路開始正常工作 。 常見的復(fù)位電路有上電復(fù)位，手動(dòng)復(fù)位，看門狗復(fù)位等，此電路選取簡(jiǎn)單的手動(dòng)復(fù)位即可， 復(fù)位信號(hào)是低電平有效， 手動(dòng) 復(fù)位電路包括復(fù)位 中北大學(xué) 2021 屆畢業(yè)設(shè)計(jì)說明書 第 21 頁 共 32 頁 按鈕，及其相應(yīng)的去耦電容等元件。 電路圖如圖 圖 復(fù)位電路 啟動(dòng)電路設(shè)計(jì) 啟動(dòng) 模式選項(xiàng)由 S2（ BOOT0）和 S3（ BOOT1）配置。在低功耗模式下（尤其是待機(jī)模式），啟動(dòng)項(xiàng)一定能夠和調(diào)試工具相連（這需要從 SRAM啟動(dòng) )。對(duì)應(yīng)的啟動(dòng)模式如表 。 表 BOOT0、 BOOT1啟動(dòng)模式 BOOT0 BOOT1 啟動(dòng)模式 說明 0 X 用戶存儲(chǔ)器 用戶閃存存儲(chǔ)器，即 flash啟動(dòng) 1 0 系統(tǒng)存儲(chǔ)器 系統(tǒng)存儲(chǔ)器啟動(dòng)，用于串口下載 1 1 SRAM啟動(dòng) 用于在 SRAM中調(diào)試代碼 由表 ，若想一上電就運(yùn)行代碼，則設(shè)置 BOOT0為 0。若需要用串口下載代碼，則需把 BOOT0、 BOOT1都分別設(shè)為 1和 0。因此設(shè)計(jì)一個(gè)一鍵下載電路，利用串口的 DTR與 RTS信號(hào)來控制 BOOT0、 BOOT1，從而不需手動(dòng)切換。啟動(dòng)電路如圖 ，P1為排陣，使用時(shí)用跳線帽將對(duì)應(yīng)排針連接起來即可，其中 BOOT0連接在 STM32的BOOT0 上， BOOT1 連接到 STM32 的 PB2/BOOT1 上 ， 如 圖 。 中北大學(xué) 2021 屆畢業(yè)設(shè)計(jì)說明書 第 22 頁 共 32 頁 圖 啟動(dòng)電路 時(shí)鐘電路設(shè)計(jì) 時(shí)鐘電路 就是產(chǎn)生像時(shí)鐘一樣準(zhǔn)確的振蕩電路，它的任何工作都是按時(shí)間順序進(jìn)行的， 一般由晶體震蕩器、晶震控制芯片和電容組成 。 一個(gè)主晶振可驅(qū)動(dòng)整個(gè) 小系統(tǒng)， STM32內(nèi)嵌的出廠前調(diào)校的 8MHz的 RC時(shí)鐘振蕩電路可做主時(shí)鐘源 (HSE)， 另外系統(tǒng)還需要一個(gè)時(shí)鐘源用于嵌入式 RTC的 40MHz晶振，即 (LSE)。 如圖 HSE及圖 LSE 圖 HSE時(shí)鐘電 路 中北大學(xué) 2021 屆畢業(yè)設(shè)計(jì)說明書 第 23 頁 共 32 頁 圖 LSE時(shí)鐘電路 存儲(chǔ)器電路設(shè)計(jì) STM32F103VET6內(nèi)置 128K的閃存 ， 嵌入式存儲(chǔ)器不同于片外存儲(chǔ)器，它是集成在片內(nèi)，與系統(tǒng)中各個(gè)邏 輯、混合信號(hào)等共同組成單一芯片的組成部分。嵌入式存儲(chǔ)器包括嵌入式靜態(tài)存儲(chǔ)器、動(dòng)態(tài)存儲(chǔ)器和各種非易失性存儲(chǔ)器。 對(duì)于較小的系統(tǒng)，微控制器子帶的存儲(chǔ)器就有可能滿足系統(tǒng)要求，而較大的系統(tǒng)可能要求增加外部存儲(chǔ)器 。 外部存儲(chǔ)器分為程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器。如圖 IS61LV51216，圖 SST39VF160 中北大學(xué) 2021 屆畢業(yè)設(shè)計(jì)說明書 第 24 頁 共 32 頁 圖 數(shù)據(jù)存儲(chǔ)器 IS61LV51216 中北大學(xué) 2021 屆畢業(yè)設(shè)計(jì)說明書 第 25 頁 共 32 頁 圖 程序存儲(chǔ)器 SST39VF160 外圍控制電路 如圖 太網(wǎng)控制電路 中北大學(xué) 2021 屆畢業(yè)設(shè)計(jì)說明書 第 26 頁 共 32 頁 圖 外圍 控制 電路 由于 RTL8019AS芯片輸出 電壓 比 RJ45要求電壓高，所以在 RTL8019AS與 RJ45之間需要連接電壓 轉(zhuǎn)換電路，用于 為 RJ45提供合適的工作電壓。 STM32F103VET6芯片的工作電壓是 ，所以還需要一個(gè)電壓轉(zhuǎn)換電路，這里選用 以太網(wǎng) 電壓轉(zhuǎn)換芯片 20F001N將 5V裝換成 。當(dāng)開關(guān)斷開時(shí)，系統(tǒng)掉電。最后在相應(yīng)的電路上加上去耦電容，得到電壓轉(zhuǎn)換電路。 中北大學(xué) 2021 屆畢業(yè)設(shè)計(jì)說明書 第 27 頁 共 32 頁 4 結(jié)論 隨著嵌入式系統(tǒng)的 飛速發(fā)展，嵌入式系統(tǒng)在當(dāng)今社會(huì)越來越多的場(chǎng)合應(yīng)用， 而隨著以太網(wǎng)的進(jìn)一步發(fā)展，嵌入式在以太網(wǎng)中的應(yīng)用也得到更多的重視 。本文研究?jī)?nèi)容為基于 ARM 的 以太網(wǎng)接口電路設(shè)計(jì) ， 從深入剖析 IEEE 標(biāo)準(zhǔn) 開始，結(jié)合選取的面向微控制應(yīng)用領(lǐng)域的內(nèi)核芯片 STM32，系統(tǒng)闡述了設(shè)計(jì)需要的原理及其詳細(xì)的設(shè)計(jì)過程，包括相應(yīng)的硬軟件設(shè)計(jì)與實(shí)現(xiàn)，最終實(shí)現(xiàn)了一個(gè)嵌入式環(huán)境下 以太網(wǎng)接口電路 設(shè)計(jì)。本文主要的 特點(diǎn) 如下： （ 1）選取芯片為 ST公司基于多項(xiàng)增強(qiáng)架構(gòu)的 CortexM3內(nèi)核的 STM32芯片，性能優(yōu)越，性價(jià)比優(yōu)于其它同類芯片。該芯 片可應(yīng)用于從低端微控制器與復(fù)雜的 SoC系統(tǒng)多種場(chǎng)合 。 （ 2）目前多數(shù)關(guān)于嵌入式環(huán)境下 以太網(wǎng)接口電路 的設(shè)計(jì)均為 ARM微控芯片加 以太網(wǎng) 控制芯片的模式，本文選取本身 沒有以太網(wǎng)接口模塊 的 ARM芯片，大大降低了設(shè)計(jì)工作量，同時(shí)也降低了成本，二者綜合考慮，優(yōu)于傳統(tǒng)設(shè)計(jì)方案。 （ 3） ST公司提供了基于 STM32的多種外設(shè)固件庫，可方便的進(jìn)行多種基于該芯片的外設(shè)的開發(fā)。若需實(shí)現(xiàn)其它功能，在本設(shè)計(jì)的基礎(chǔ)上進(jìn)行設(shè)計(jì)即可。 然而，由于設(shè)計(jì)時(shí)間的限制與本人能力的欠缺，本文尚有以下不足： （ 1）本文主要是基于嵌入式系統(tǒng)的以太網(wǎng)接口電 路的硬件設(shè)計(jì)，只研究了各個(gè)重要芯片的主要引腳介紹及連接方法，對(duì)整個(gè)系統(tǒng)中傳輸?shù)男盘?hào)和數(shù)據(jù)介紹的不夠詳細(xì)和全面。 （ 2） 由于 通常的嵌入式系統(tǒng)中運(yùn)行任務(wù)眾多，有些嵌入式系統(tǒng)通常包含如UC/OSII等嵌入式操作系統(tǒng)，如時(shí)間允許，可考慮加入嵌入式操作系統(tǒng)，實(shí)現(xiàn)多任務(wù)的運(yùn)行。 （ 3）本文采用的以太網(wǎng)接口電路是 ARM控制芯片加以太網(wǎng)控制芯片，這種方式的優(yōu)點(diǎn)是 將一個(gè)復(fù)雜的設(shè)計(jì)分成不同功能的模塊解決，芯片分工明確且避免了相關(guān)底層驅(qū)動(dòng)沖突等問題，但缺點(diǎn) 是 工作量加大 ，軟件編程相對(duì)復(fù)雜，而使用有以太網(wǎng)模塊的接口電路，構(gòu)建電路 簡(jiǎn)單，軟件編程相對(duì)簡(jiǎn)單，但缺點(diǎn)是造價(jià)高。 中北大學(xué) 2021 屆畢業(yè)設(shè)計(jì)說明書 第 28 頁 共 32 頁 附錄 A 硬件電路原理圖 PA191PA182PA173PA164PA155PA146PA137PA128PA119PA1010PA911PA812PA713PA614PA515PA416PA317PA218PA119PA020PB1521PB1422PB1323PB1224PB1125PB1026PB927PB828PB729PB630PB531PB432PB333PB234PB135PB036nOE37nWE38CSO39PC740PC641PC542PC443PC344PC245PC146PC047PD848PD749PD650PD551PD452PD353PD254PD155PD056CSO57nWE58nWP59GPIO60OSC_OUT62NRST62VSSA63VSS464VSS365VSS266DATA0101DATA1100DATA299DATA398DATA497DATA596DATA695DATA794DATA893DATA992DATA1091DATA1190DATA1289DATA1388DATA1487DATA1586ADDR085ADDR184ADDR283ADDR382GPIO61VSS167PC15OSC32_OUT68PC14OSC32_IN69ADDR970VDD471VDD372VDD273VDD174VB