【正文】 示的 6位數(shù)值（每四位二進(jìn)制表示一位 BCD碼）； smg_data驅(qū)動(dòng)數(shù)碼管點(diǎn)亮； scan為數(shù)碼管位選通信號(hào)。 基本設(shè)置： 每一位 停留時(shí)間 1ms；一次性掃描時(shí)間 6ms；掃描頻率 。 編程思路： 計(jì)數(shù)器計(jì)滿 19,999(1ms),位選通信號(hào) scan循環(huán)移位一次 ,寄存器 rsmg保存 data的后四位數(shù)據(jù)，具體參照表 42所示，同時(shí)根據(jù) rsmg的值譯碼送顯數(shù)碼管。 南昌航空大學(xué)學(xué)士學(xué)位論文 26 data[23:0] 位代表（從左邊數(shù)起） data[23:20] 第一位 數(shù)字 | 數(shù)碼管 data[19:16] 第二位 數(shù)字 | 數(shù)碼管 data[15:12] 第三位 數(shù)字 | 數(shù)碼管 data[11:8] 第四位 數(shù)字 | 數(shù)碼管 data[7:4] 第五位 數(shù)字 | 數(shù)碼管 data[3:0] 第六位 數(shù)字 | 數(shù)碼管 表 42 data分配表 南昌航空大學(xué)學(xué)士學(xué)位論文 27 第五章 調(diào)試及結(jié)果分析 硬件調(diào)試及結(jié)果分析 調(diào)試過程主要分為以下幾個(gè)步驟： 第一步，首先在硬件電路沒有上電的情況下，檢查 PCB 板線路是否無誤。對(duì)照硬件電路原理圖， PCB 板圖，用萬用表的蜂鳴檔檢查每條線路是否都導(dǎo)通。檢查 +5V、5V的電源線是否全部連接好，電源和地是否有短 路，每個(gè)芯片插座的電源端是否都連接在一起，每個(gè)芯片插座的地端是否都連接在一起。通過細(xì)致的檢查，發(fā)現(xiàn)有些過孔和元件引腳有虛焊的現(xiàn)象，用烙鐵重新焊接，再用萬用表的蜂鳴檔從連通的起始端每個(gè)觸點(diǎn)逐個(gè)檢查，確保線路連通，發(fā)現(xiàn)問題則相應(yīng)地進(jìn)行解決。要注意的是，電源和地一定不能短路。若短路，應(yīng)仔細(xì)檢查線路，并作相應(yīng)改動(dòng)。 第二步，檢測 LED 點(diǎn)陣好壞。將萬用表調(diào)至蜂鳴檔，對(duì)照點(diǎn)陣的原理圖紅筆連正極，黑筆接負(fù)極，觀察是否有相應(yīng)坐標(biāo)的 LED 點(diǎn)亮。 第三步，斷開電源線，把所有芯片全部插到芯片插槽中，接通電源，用手觸摸每塊芯片，看 是否發(fā)燙。結(jié)果沒有芯片發(fā)燙或燒壞，說明電路供電正常。 系統(tǒng)軟硬件聯(lián)調(diào) 第一步：連接好 LED 點(diǎn)陣模塊，將驅(qū)動(dòng)點(diǎn)陣顯示“好”字的程序下載到 FPGA 中，運(yùn)行程序。發(fā)現(xiàn)顯示微弱，而且是亂碼，使用示波器分別測量 74HC164 和 74HC595的時(shí)鐘端，發(fā)現(xiàn)波形與理想波形產(chǎn)生偏差，重新計(jì)算后修改程序再測量時(shí)得到正確波形，但是仍然不顯示。將電路板換成單片機(jī)控制來驅(qū)動(dòng)發(fā)現(xiàn)可以正常顯示，所以排除電路問題。通過翻閱資料比較單片機(jī)與 FPGA 的不同之處，則考慮到 I/O 口類型不同，高低電壓值存在差別，于是在 74HC164 的數(shù) 據(jù)輸入端與地之間接上一個(gè) 104 電容后，正常顯示“好”字。 第二步：將串口接收模塊下載到 FPGA 中，運(yùn)行程序。 通過串口小助手發(fā)送數(shù)據(jù)，在一位數(shù)碼管上顯示數(shù)據(jù)，說明串口接收模塊正常工作。 第三步：將 LED 點(diǎn)陣顯示加上串口接收模塊的程序下載到 FPGA 中，通過串口小助手發(fā)送的十六進(jìn)制的數(shù)據(jù)在 LED 點(diǎn)陣屏上正常顯示。 第四步 : 將按鍵控制 led 燈點(diǎn)亮的程序下載到 FPGA 中，運(yùn)行程序。通過按鍵可以控制 led 燈的亮和滅，說明按鍵模塊正確。 第五步：將按鍵控制點(diǎn)陣顯示方式的程序下載到 FPGA 中，運(yùn)行程序。同過按鍵可以改變 顯示方式。上、下、左、右鍵分別控制向上、下、左、右移動(dòng)，說明移位程南昌航空大學(xué)學(xué)士學(xué)位論文 28 序正確。 第六步：將數(shù)碼管顯示程序下載到 FPGA 中，發(fā)現(xiàn)數(shù)碼管六位顯示數(shù)據(jù)，但是顯示都是七段數(shù)碼管全部點(diǎn)亮，而且閃爍感強(qiáng)烈。發(fā)現(xiàn)計(jì)數(shù)值錯(cuò)誤，修改后能正常顯示且無閃爍。 第七步：將時(shí)鐘顯示程序下載到 FPGA 中，發(fā)現(xiàn)數(shù)碼管六位顯示數(shù)據(jù)正常，但是顯示數(shù)據(jù)錯(cuò)位，推斷為程序中接口部分程序錯(cuò)誤，檢查后發(fā)現(xiàn)錯(cuò)誤，修改后能正常顯示時(shí)分秒數(shù)據(jù)并不斷更新。 第八步：組合所有程序下載到 FPGA 中，運(yùn)行程序后。系統(tǒng)成功顯示。 軟硬件調(diào)試均成功，基本完成本次設(shè)計(jì)課題。 其具體電路如圖 ： 其中，左下邊一塊是時(shí)鐘顯示模塊電路與核心板，右邊兩塊 LED 點(diǎn)陣屏。 圖 51 實(shí)物硬件圖 南昌航空大學(xué)學(xué)士學(xué)位論文 29 總結(jié)與體會(huì) 這次畢業(yè)設(shè)計(jì)從原理圖設(shè)計(jì)， PCB 板圖的設(shè)計(jì)，總體電路的完成，到最后的軟件硬件的聯(lián)調(diào)。雖然出現(xiàn)了一些問題，但經(jīng)過老師的悉心指導(dǎo)和同學(xué)們的幫助，并結(jié)合學(xué)過的理論知識(shí)，將出現(xiàn)的問題一一解決。畢業(yè)設(shè)計(jì)的實(shí)踐性很強(qiáng)，通過畢業(yè)設(shè)計(jì)，使得我們對(duì)專業(yè)課程的理論認(rèn)識(shí)上升到實(shí)踐階段，提高了我們的動(dòng)手能力與綜合所學(xué)知識(shí)并應(yīng)用到實(shí)踐的能力。一個(gè)學(xué)期的畢設(shè)，有成功，有失敗。成功激勵(lì)著我 們不斷前進(jìn)，而失敗使我們獲得寶貴的經(jīng)驗(yàn)，這些經(jīng)驗(yàn)不經(jīng)過實(shí)踐是無法得到的。這次畢業(yè)設(shè)計(jì)最大的收獲就是能夠?qū)W以致用，理論與實(shí)踐相結(jié)合，并能根據(jù)實(shí)踐加深對(duì)理論的理解，提高了自己發(fā)現(xiàn)問題、分析問題、解決問題的能力，獲益匪淺。 本次設(shè)計(jì)采用 FPGA 作為控制核心，雖然在實(shí)現(xiàn)功能上是可以通過單片機(jī)來實(shí)現(xiàn)，但是面對(duì)將來復(fù)雜的應(yīng)用時(shí)，單片機(jī)不僅 I/O數(shù)量上少，而且處理速度上遠(yuǎn)不如 FPGA。本次畢設(shè)只是起到拋磚引玉的作用。 經(jīng)過近四個(gè)月的努力，從方案的設(shè)計(jì)之初查閱各種文獻(xiàn)資料，繪制原理圖，繪制PCB 板圖，焊接電路板，對(duì)電路板進(jìn) 行檢查，硬件電路的調(diào)試，到最后的整體軟硬件調(diào)試的成功，失敗教訓(xùn)與成功的喜悅，一個(gè)問題幾天的冥思苦想與解決問題后的釋懷，這些經(jīng)歷在很大程度上提高了我們綜合分析問題、解決問題的能力。在這次課題的完成過程中，不僅加深了對(duì)已學(xué)專業(yè)理論知識(shí)的理解，而且還學(xué)到了許多新知識(shí)，拓展了知識(shí)面，大大地提高了動(dòng)手、分析問題能力和解決問題的能力。這使我們具備了一定的將理論轉(zhuǎn)化為實(shí)際的能力，對(duì)以后走向社會(huì)工作崗位是大有裨益的。 南昌航空大學(xué)學(xué)士學(xué)位論文 30 參考文獻(xiàn) [1].王蓉 ,劉玉玲 ,余飛鴻 .LED 光源照明微投影儀系統(tǒng)設(shè)計(jì) [J].光學(xué) 儀器 ,2020 ,28 (2):22. [2].王勇 .彩色顯像管對(duì)比度測試標(biāo)準(zhǔn) [J].真空電子技術(shù) ,2020,3:43. [3].(美 ) 。沈樹群 ,張艷 ,吳京松譯 .基于 Verilog 語言的實(shí)用 FPGA 設(shè)計(jì)[M] 科學(xué)出版社 ,2020 [4].劉永軍 .單片機(jī)控制 LED 點(diǎn)陣顯示原理及 Proteus 仿真 [J].北京 :電腦知識(shí)與技 術(shù) , [5].徐志軍，徐光輝 .CPLD/FPGA 的開發(fā)與應(yīng)用 [M].北京 :電子工業(yè)出版社， 2020. [6].潘松、黃繼業(yè)編 .EDA 技術(shù)實(shí)用教程 [M].北京 :科學(xué)出版社 ,2020 年版。 [7].梁志明 .基于 FPGA 的大屏幕全彩 LED 掃描控制器設(shè)計(jì) [J].北京 :液晶與顯示 2020,4 [8].羅中華 .LED 信息顯示屏系統(tǒng)的設(shè)計(jì) [D].南昌 :南昌大學(xué)碩士論文 ,2020 [9].張建軍 ,陳鐘榮 .基于可編程邏輯器件的 LED顯示屏控制系統(tǒng)設(shè)計(jì) [J].北京 :液晶與顯示 ,2020,21(4) [10].夏宇聞 .Verilog 數(shù)字系統(tǒng)設(shè)計(jì)教程 [M].北京：北京航空航天大學(xué)出版社， 2020 [11].何立民 .單片機(jī)應(yīng)用系統(tǒng)設(shè)計(jì) [M].北京 :北京航空航天大學(xué)出版社 ,1990. [12].任曉東 .CPLD/FPGA 高級(jí)應(yīng)用開發(fā)指南 [M].北京 :電子工業(yè)出版社 ,2020. [13].鄭喜鳳 ,尹柱霞 ,嚴(yán)飛 .LED 顯示控制系統(tǒng)中 SDRAM 控制器的設(shè)計(jì) [J].液晶與顯示 ,2020 ,24 (3) :4232428. [14].張齊 ,鄭金輝 ,李登紅 ,等 .基于 FPGA 的 LED 顯示屏逐點(diǎn)檢測系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J]. 液晶與顯示 ,2020,23(5):6052610. [15].郝亞茹 ,王瑞光 ,陳宇 ,等 .基于高效動(dòng)態(tài)內(nèi)存的 LED顯示系統(tǒng)設(shè)計(jì) [J].液晶與顯示 ,2020,23(5):5822587. 南昌航空大學(xué)學(xué)士學(xué)位論文 31 致 謝 在本課題的整個(gè)設(shè)計(jì)制作過程中，得到了許多老師和同學(xué)的幫助，借此機(jī)會(huì)向他們表示誠摯的謝意。 首先感謝離去的徐精華老師。在大半個(gè)學(xué)期里，徐老師帶著病痛堅(jiān)持每周找學(xué)生交流，耐心地指導(dǎo)我們，細(xì)心地幫助我們度過每一個(gè)問題。但是，無情的病魔將我們和藹可親的徐老師帶到了另一個(gè)世界。雖然，徐老師的離去使我的心情低落了一段時(shí)間，但是他的那份執(zhí)著的精神，認(rèn)真的工作態(tài)度可能影響我一輩子。逝者安息，生者奮進(jìn)，徐老師的教誨學(xué)生銘記在心。 同時(shí)，感謝鄒瓊老師。在設(shè)計(jì)過程中，鄒老師給予我寶 貴的建議，幫助對(duì)本設(shè)計(jì)的原理， PCB 走線方面以及電路的調(diào)試方法的認(rèn)真指導(dǎo)，保證了本設(shè)計(jì)的設(shè)計(jì)及制作過程順利完成。從鄒老師那里學(xué)到的不僅僅是學(xué)術(shù)方面的知識(shí)，更重要的是嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度，科學(xué)的分析問題、解決問題的思維方法。 感謝信息工程學(xué)院的各位老師，正是因?yàn)樗麄円唤z不茍、任勞任怨的教學(xué)態(tài)度，對(duì)學(xué)生的嚴(yán)格要求，我們才能具有扎實(shí)的基本功來進(jìn)行本次畢業(yè)設(shè)計(jì)。 還要感謝老師們?yōu)槲覀兊漠厴I(yè)設(shè)計(jì)提供了良好的設(shè)計(jì)環(huán)境和儀器設(shè)備。有了這些，我們才能夠高效率的完成本次設(shè)計(jì)。 最后，在我即將畢業(yè)之際對(duì)南昌航空大學(xué)信息工程學(xué)院所有老 師表示深深的謝意，在您們的指導(dǎo)下我學(xué)到了許多理論知識(shí)，并在實(shí)踐性環(huán)節(jié)中不斷提升自己的動(dòng)手能力，形成了良好的分析問題、解決問題的能力，衷心感謝你們！ 南昌航空大學(xué)學(xué)士學(xué)位論文 32 附 錄 附錄 A：原理圖 南昌航空大學(xué)學(xué)士學(xué)位論文 33 南昌航空大學(xué)學(xué)士學(xué)位論文 34 附錄 B： FPGA I/O 口分配表 南昌航空大學(xué)學(xué)士學(xué)位論文 35 附錄 C：代碼 主模塊 module dianzheng( input CLK, input RSTn, input RX_Pin_In, output AB, output s_clk, output ser, output sclk, output rclk, input [4:0] Key_In, output rst, output [7:0] smg_data, output [5:0] scan, output sclk_rtc, inout SIO )。 wire isdone。 wire [31:0] rdata。 rx_tx_interface u0 ( .CLK(CLK), .RSTn(RSTn), .RX_Pin_In(RX_Pin_In), .write_data(rdata[31:16]), .isdone(isdone) )。 du_read u1( .CLK(CLK), .RSTn(RSTn), .du_data(rdata[15:0]), .isdone(isdone) )。 wire [4:0] Key_Out。 key_interface u2( .CLK(CLK), .RSTn(RSTn), .Key_In(Key_In), .Key_Out(Key_Out) )。 wire [31:0] data。 column_control u3( .clk(CLK), .rst(RSTn), .key_left(Key_Out[2]), .key_right(Key_Out[1]), .key_stop(Key_Out[0]), .rdata(rdata), .data(data)