【正文】 然后可以繼續(xù)增加。當然通過對定時器初值的設定可以改變波形 的頻率。對于三角波本次設計是將一個周期的波形離散成 512 個波形數(shù)據(jù)，所以能得到的波形的上限頻率 fMAX 為： 1 1953512M A Xf H zTm e c??? (27) 下限頻率 fMIN 為： 1 0 . 0 36 5 5 3 6 5 1 2M I Nf H zT m e c???? (28) 對于方波本次設計是將一個周期的波形離散成 2 個波形數(shù)據(jù)（ 0 和 255），所以能得到的波形的上限頻率 fMAX 為： 1 5002M A Xf KH zTm e c??? (29) 下限頻率 fMIN 為： 1 7 . 6 36 5 5 3 6 2M I Nf H zTm e c???? (210) 可見方波輸出的下限頻率過高，所以進行方波的低頻輸出時需要進行特別的程序處理， 具體參見第五章 節(jié)方波子程序部分 。方案二是靠軟件來實現(xiàn)調(diào)頻，綜合可以看出此種方案的有效頻段為 到 1953Hz，在此范圍內(nèi)輸出波形頻率連續(xù)可調(diào)。 河南科技大學本科畢業(yè)設計（論文） 10 如 節(jié)所述， 硬件波形發(fā)生器設計 選擇方案一， 程控波形發(fā)生器設計選擇方案二。 調(diào)幅方案設計 在此之前，首先需要說明 DAC0832 的輸出電壓的計算方法： 82VrefVo N?? (211) 其中 Vref 為 DAC0832 的基準電壓 ， N 為單片機送給 DAC0832 的 8 位數(shù)字量。 方案二：為了將 DAC0832 輸出的電流信號轉(zhuǎn)化為電壓信號，需要在 DAC的電流輸出接運放。 方案三：采用兩片 DAC0832 串接在一起，即第一片 DAC 的電壓輸出接第二片 DAC 的基準電壓 Vref 引腳。 方案一和方案二相比，方案二在改變輸出電壓的過程中，實際的電壓與預期的電壓會有一個紋波的差別，所以方案一更好。 綜合考慮而言， 硬件波形發(fā)生器設計 選擇方案一， 程控波形發(fā)生器設計選擇方案三。 按鍵方案設計 方案一：采用獨立按鍵。 河南科技大學本科畢業(yè)設計（論文） 11 方案一按 鍵的數(shù)目少，結構簡單，編程容易，執(zhí)行效率高。 由于我們需求的按鍵數(shù)目較少，功能比較簡單且對執(zhí)行效率的要求較高，所以采用獨立按鍵。 顯示模塊方案設計 方案一 ：采用 LED 七段數(shù)碼管對波形類型、頻率和幅度進行顯示。 方案三：采用 LCD1286 液晶圖文顯示相關信息。方案二運用液 晶顯示可以顯示點陣字母和數(shù)字信息，速度快，功耗低，體積小，但是硬件價格較貴，且編程相對于 LED 較難。 綜合考慮， 程控波形發(fā)生器設計 并不需要 顯示 復雜的信息，所以選擇方案一。 167。 在本次設計中 DAC 的轉(zhuǎn)換時間直接影響到輸出波形的上限頻率。因此本次設計最初對 D/A 轉(zhuǎn)換器的選擇提供了如下兩種方案： 方案一：采用 8 位高速 D/A 轉(zhuǎn)換器（如 DAC908,TLC7524）進行設 計。 河南科技大學本科畢業(yè)設計（論文） 12 方案一轉(zhuǎn)換器的轉(zhuǎn)換上限頻率 fMAX 至少為： 1 4025 6 AXf K Hzs???? (212) 方案二中選用的 DAC0832 為中速轉(zhuǎn)換器，其轉(zhuǎn)換速度為 1us，所以其轉(zhuǎn)換的上限頻率 fMAX 為： 1 425 6 1MAXf K Hzs???? (213) 可見使用 DAC0832 產(chǎn)生的波形由于硬件的限值上限頻率只有 4KHz 左右。 167。以下是對 SRAM 進行選擇的兩種方案： 方案一：采用普通的 6116 型號的 SRAM。 由于此次設計是將波形離散成 256 個波形數(shù) 據(jù)，所以對 RAM 容量的要求大于 256B 即可。基于這種考慮首先想到的是使用雙口 RAM IDT7132 解決這一問題，因為 7132 芯片有兩組數(shù)據(jù)端口可以分別用于輸入和輸出。由于設計時 RAM 的輸入和輸出不是同步進行的，可以運用鎖存器去 控制不同執(zhí)行階段數(shù)據(jù)的傳輸方向，具體方法請參見第四章 節(jié) 。 系統(tǒng)總體框圖 如前文所述，本次設計采用兩種設計方案以滿足兩種不同領域的波形發(fā)生器設計。 167。 電 源 供 電 模 塊晶 振 電 路復 位 電 路鍵 盤 電 路89C51單片機8255AD A C 0 8 3 2L E D 顯 示 模 塊D A C 0 8 3 2V o u tV r e f 圖 22 程控波形發(fā)生器系統(tǒng)框圖 在使用過 程中用戶首先通過鍵盤輸入波形的類型、頻率和幅值，單片機通過按鍵輸入動作計算頻率和幅值，然后執(zhí)行程序驅(qū)動 LED 顯示器顯示當前波形的類型、頻率和幅值信息，同時產(chǎn)生波形數(shù)據(jù)送于 D/A 轉(zhuǎn)換器并通過放大器輸出波形。 硬件波形發(fā)生器設計框圖 本系統(tǒng)由單片機最小系統(tǒng)，鍵盤電路，數(shù)模轉(zhuǎn)換模塊，串行 通信 模塊，USB 供電模塊，由外部時鐘和分頻電路組成的調(diào)頻模塊以及 8255A 芯片，SRAM 芯片組成。隨后在系統(tǒng)運行初期 51 單片機將波形數(shù)據(jù)通過 8255A 寫入 SRAM 中，然后將外部時鐘經(jīng)設定的分頻電路的信號作為 SRAM 的地址信息從 SRAM 中讀取數(shù)據(jù)送入數(shù)模轉(zhuǎn)換模塊生成波形。 167。以上這些器件在市場上都很普及，價格低廉，容易獲得，因此器件的選擇經(jīng)濟可行。 主要 芯片介紹 為了便于對下章硬件電路進行說明，本節(jié)將對設計中 起主要作用的一些芯片進行介紹，如 89C51[11]、 8255A[12]、 DAC0832[13]、 DAC90 555[14]、 74161。 89C51 單片機 STC89C51 是一種帶 4K 字 節(jié) 閃 爍 可 編 程 可 擦 除 只 讀 存 儲 器（ FPEROM—Flash Programmable and Erasable Read Only Memory）的低電壓、高性能 CMOS8 位微處理器，俗稱單片機。該器件采用高密度非易失存儲器制造技術制造，與工業(yè)標準的 MCS51 指令集和輸出管腳 相兼容。 89C 單片機為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價廉的方案。 GND： 接地。 XTAL2： 方向放大器的輸出，輸入到內(nèi)部時鐘發(fā)生器。 P0 口 ： 8 位漏級開路雙向 I/O 口 。 當使用片外存儲器（ RAM 或 RAM）時，作地址和數(shù)據(jù)總線分時復用。 P0 口（作為總線時）能驅(qū)動 8 個LSTTL 負載。 河南科技大學本科畢業(yè)設計（論文） 17 在編程 /校驗期間，用作輸入低位字節(jié)地址。 P2 口 ： 8 位準雙向 I/O 口，具有內(nèi)部上拉電阻。在編程 /校驗期間，接收高位字節(jié)地址。 P3 口 ： 8 位準雙向 I/O 口，具有內(nèi)部上拉電阻。 P3 還提供了各種替代功能。具體功能表述如下： RXD，串行輸入口，輸 入。 INT0 ,外部中斷 0,輸入。 T0，定時 /計數(shù)器 0 的 外部輸入 端，輸入。 WR ，低電平有效，輸出，片外 數(shù)據(jù)存儲器寫選通 。 （ 3） 控制線 RST： 復位輸入 信號，高電平有效 。 EA /VPP： 片外程序存儲器訪問允許信號，低電平有效。 ALE/ PROG ： 地址鎖存允許信號，輸出。 ALE 以 1/6 的振蕩頻率穩(wěn) 定速率輸出，可用作對外輸出的時鐘或用于定時。輸入編程脈沖（ PROG ）。 PSEN ： 片外程序存儲器選通信號，低電平有效。 PSEN 可以驅(qū)動 8 個 LSTTL 負載。 3. 定時器 /計數(shù)器 系統(tǒng) 89C51 單片機包含有 2 個 16 位的定時器 /計數(shù)器： T0 和 T1。在單片機的 T0、 T1 引腳施加一個 1 到 0 的跳變，計數(shù)器加 1，即為計數(shù)功能；在單片機內(nèi)部對機器周期或其分頻進行計數(shù)，從而得到定時，這就是定時功能。 （ 1） 方式寄存器 TMOD 方式寄存器 TMOD 是一個逐位定義的 8 位寄存器，字節(jié)地址為 89H，其格式如下： 位 D7 D6 D5 D4 D3 D2 D1 D0 位功能 GATE C/T M1 M0 GATE C/T M1 M0 其中低 4 為定義 T0，高 4 位定義 T1,各位的意義如 表 31 所示 。 表 32 控制寄存器 —TCON 各位功能 位 名稱 功能 D7 TF1 定時器 /計數(shù)器 T1 的溢出標志 D6 TR1 定時器 /計數(shù)器 T1 的運行控制位 D5 TF0 定時器 /計數(shù)器 T0 的溢出標志 D4 TR0 定時器 /計數(shù)器 T1 的運行控制位 D3 IE1 外部中斷 1 請求標志位 D2 IT1 外部中斷 1 請求標志位出發(fā)類型選擇 D1 IE0 外部中斷 0 請求標志位 D0 IT0 外部中斷 0 請求標志位出發(fā)類 型選擇 （ 3） 數(shù)據(jù)寄存器 TH TL1 和 TH0、 TL0 T0、 T1 各有 1 個 16 位的數(shù)據(jù)寄存器，它們都是由高 8 位寄存器和低 8位寄存器組成，這四個寄存器的地址如 表 33 所示 。如 表 34 所示 。方式 1 時的結構圖 如圖 32。當 GATE=0 時， A 點為高電平，定時器 /計數(shù)器的啟動 /停止由 TRx 決定。計數(shù)溢出時， TF x 置位。 TFx 也可由程序查詢和清 0。由于在此系統(tǒng)中我們只用到定時器中斷，在此只對單片機中斷系統(tǒng)的中斷允許控制字 IE進行說明，其他關于中斷系統(tǒng)的相關知識請參見 [1]相應章節(jié) 。各位定義如表36。 數(shù)模轉(zhuǎn)換器 DAC0832 DAC0832 是 8 分辨率的 D/A 轉(zhuǎn)換集成芯片。這個 DA 芯片以其價格低廉、接口簡單、轉(zhuǎn)換控制容易等優(yōu)點，在單片機應用河南科技大學本科畢業(yè)設計（論文） 22 系統(tǒng)中得到廣泛的應用。 其中， 8 位 D/A 轉(zhuǎn)換電路是核心部件，它的內(nèi)部采用了 256 級的倒 R—2R 電阻譯碼網(wǎng)絡，由電流開關電路控制基準電壓 VREF，提供電阻網(wǎng)絡的電流來進行 D/A 轉(zhuǎn)換，因此轉(zhuǎn)換速度較快。 DAC0832 采用 R2RT 型電阻譯碼網(wǎng)絡，由二級緩沖寄存器（實為鎖存器）和 D/A 轉(zhuǎn)換電路及轉(zhuǎn)換控制電路組成 [16]。 （ 2） 與所有通用微處理器可直接連接。 （ 4） 分辨率為 8 位，滿刻度誤差 177。 （ 5） 電壓輸出型 D/A 轉(zhuǎn)換器。 ILE：數(shù)據(jù)鎖存允許控制信號輸入線，高電平有效。 WR1 ：為輸入寄存器的寫選通信號。 WR2 ：為 DAC 寄存器寫選通輸入線。當輸入全為 1 時 Iout1 最大。其值與 Iout1 之和為一常數(shù)。 Vcc： 電源輸入線 (+5v~+15v) Vref： 基準電壓輸入線 (10v~+10v) AGND： 模擬地 ， 摸擬信號和基準電源的參考地 。 本次設計只涉及到芯片的使用，至于 DAC0832 進行數(shù)模轉(zhuǎn)化的原理與計算這里不再贅述，相關內(nèi)容請讀者自行查閱 DAC0832 芯片手冊。 167。它是一河南科技大學本科畢業(yè)設計（論文） 24 片使用單一 +5V電源的 40腳雙列直插式大規(guī)模集成電路。在本次設計中 8255A 主要是用于對單片機的 I/O 口進行擴展 [17]。 PA0~PA7： A 口數(shù)據(jù)線。 PC0~PC7： C 口數(shù)據(jù)線，也可作為和外設的聯(lián)絡線。 WR ：為內(nèi)部寄存器的寫選通信號。 VCC：運行時加 +5V 電壓。 RESET：復位輸入信號，高電平有效。 表 37 8255A內(nèi)部寄存器對應口線 A0 A1 寄存器 0 0 A 口數(shù)據(jù)寄存器 1 0 B 口數(shù)據(jù)寄存器 0 1 C 口數(shù)據(jù)寄存器 1 1 控制寄存器 8255A 在使用前要寫入一個方式控制字，選擇 A、 B、 C 三個端口各自的工作方式， 其控制字格式如下： D7 D6 D5 D4 D3 D2 D1 D0 其中各位含義見 表 38。河南科技大學本科畢業(yè)設計（論文） 25 其中 A、 B、 C 口的高四位或低四位可分別設置成輸入或輸出。 表 38 8255A控制字各位 功能 位 功能 D7 為 1 時，表示為工作方式控制字；為 0 時，表示 C 口置位控制字 D6 A 口工作方式選擇： 00—方式 0； 01—方式 1； 1X—方式 2 D5 D4 A 口輸入輸出選擇： 1—輸入； 0—輸出 D3 C 口高位輸入輸出選擇： 1—輸入； 0—輸出 D2 B 口工作方式選擇： 0—方式 0； 1—方式 1 D1 B 口輸入輸出選擇： 1—輸入； 0—輸出 D0 C 口低位輸入輸出選擇： 1—輸入； 0—輸出 167。其成本低，性能可靠，只需要外接幾個電阻、電容，就可以實現(xiàn)多諧振蕩器、單穩(wěn)態(tài) 觸發(fā)器 及施密特觸發(fā)器等脈沖產(chǎn)生與變換電路。在此次設計中只用 555芯片作多諧振蕩器產(chǎn)生外部時鐘信號，在此只對此項功能進行簡要介紹。 TRIG：當此引腳電壓降至 1/3Vcc 時輸出端給出高電平。 RESET ：復位，低電平有 效。 THR：當此引腳電壓升至 2/3Vcc 時輸出端給出