最新數(shù)字秒表課程設(shè)計(jì)-閱讀頁
2025-07-15 21:11本頁面
【正文】 in std_logic。end alarm1。 signal q0 :std_logic。139。event) then if i=39。 then q0=39。 n=0。139。 n=n+1。039。 end if。q=q0。：其功能是選擇個(gè)計(jì)數(shù)端口來的數(shù)據(jù)，當(dāng)相應(yīng)的數(shù)據(jù)到來時(shí)數(shù)據(jù)選擇器選擇器數(shù)據(jù)后輸出給數(shù)碼管，并由數(shù)碼管顯示。use 。entity seltime is port(clr,clk: in bit。 sel: out std_logic_vector(2 downto 0)。end seltime。begin process(clk) begin if (clr=39。) then daout=0000。 temp=0。139。event) then if temp=5 then temp=0。 end if。daout=dain0。daout=dain1。daout=dain2。daout=dain3。daout=dain4。daout=dain5。 end if。end a。library ieee。entity deled is port(num:in std_logic_vector(3 downto 0)。end deled 。3FH when0001=led=0000110。5BH when0011=led=1001111。66H when0101=led=1101101。7DH when0111=led=0100111。7FH when1001=led=1101111。00H end case。end a。2. 蜂鳴器鳴響信號(hào)SPEAKER接蜂鳴器的輸入。B） 輸出接口 秒表掃描顯示的驅(qū)動(dòng)信號(hào)管腳SEL2，SEL1,SEL0和A~G參照設(shè)計(jì)一中的連法。在編程時(shí)，我充分使用了結(jié)構(gòu)化的思想，這樣程序檢查起來也比較方便，調(diào)試時(shí)也給了我很大方便，只要一個(gè)模塊一個(gè)模塊的進(jìn)行調(diào)就可以了，充分體現(xiàn)了結(jié)構(gòu)化編程的優(yōu)勢(shì)。在應(yīng)用VHDL的過程中讓我真正領(lǐng)會(huì)到了其并行運(yùn)行與其他軟件順序執(zhí)行的差別及其在電路設(shè)計(jì)上的優(yōu)越性。
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號(hào)-1