四路智力競(jìng)賽搶答器設(shè)計(jì)-閱讀頁(yè)
2025-07-14 22:58本頁(yè)面
【正文】 持阻塞觸發(fā)器。與主從觸發(fā)器相比,同工藝的邊沿觸發(fā)器有更強(qiáng)的抗干擾能力和更高的工作速度。工作過(guò)程：開關(guān)J6開啟時(shí)，則輸入為高電位“1”，經(jīng)過(guò)四個(gè)或非門后變成低電位“0”。當(dāng)搶答開始，若J1先按鍵，則Q1端輸出高電位“1”通過(guò)或非門變成低電位“0”，將其他D觸發(fā)器置0，則搶答信號(hào)輸出為“1110”（J4J3J2J1），然后通過(guò)輸出選手號(hào)碼顯示電路顯示對(duì)應(yīng)號(hào)碼。利用選通端（EI）和輸出選通端（EO）可進(jìn)行八進(jìn)制擴(kuò)展。 74LS148邏輯圖在實(shí)際工作中，同時(shí)有多個(gè)輸入被編碼時(shí)，必須根據(jù)輕重緩急，規(guī)定好這些控制對(duì)象允許操作的先后次序，即優(yōu)先識(shí)別。編碼器74LS148的作用是將輸入I0～I(xiàn)78個(gè)狀態(tài)分別編成二進(jìn)制碼輸出，它的功能表見表62，它的邏輯圖見圖62。優(yōu)先級(jí)分別從I7至I0遞減。輸出是高電平有效。74ls248管腳及功能：（1) A、B、C、D是BCD碼的輸入端。（3) 試燈輸入端/LT： 低電平有效。因此，/LT=0可用來(lái)檢查74LS248和顯示器的好壞。利用此功能可以實(shí)現(xiàn)對(duì)無(wú)意義位的零進(jìn)行消隱。當(dāng)/RBO作為輸入使用，且/RBO＝0時(shí)，數(shù)碼管七段全滅，與譯碼輸入無(wú)關(guān)。當(dāng)/LT＝1且/RBO＝0時(shí)，/RBO＝0；其它情況下/RBO＝1。本設(shè)計(jì)將/RBI、/LT、/RBO都置高電平。例如：當(dāng)?shù)谌贿x手率先按下?lián)尨鹌鲿r(shí)，LED顯示“3”。該電路由優(yōu)先編碼器74LS148N和七段譯碼器/驅(qū)動(dòng)74ls248N組成。注意，選手控制信號(hào)從74LS148N的DDDD6端輸入，并且D3對(duì)應(yīng)選手4號(hào)，D4對(duì)應(yīng)選手3號(hào)，D5對(duì)應(yīng)選手2號(hào)，D6對(duì)應(yīng)選手1號(hào)。一般用雙極性工藝制作的稱為555，用CMOS工藝制作的稱為 7555，除單定時(shí)器外，還有對(duì)應(yīng)的雙定時(shí)器 556/7556。用555集成電路組成多諧振蕩電路為系統(tǒng)提供時(shí)鐘秒脈沖。則其振蕩周期與充放電時(shí)間有關(guān)，也就是與外接元件有關(guān)，不受電源電壓變化影響。T2=R2Cln2。8腳：VCC(或VDD)外接電源VCC，～16V，CMOS型時(shí)基電路VCC的范圍為3～18V。3腳：OUT（或Vo）輸出端。6腳：TH高觸發(fā)端。當(dāng)R端接低電平，則時(shí)基電路不工作，此時(shí)不論TR、TH處于何電平，時(shí)基電路輸出為“0”，該端不用時(shí)應(yīng)接高電平。若此端外接電壓，則可改變內(nèi)部?jī)蓚€(gè)比較器的基準(zhǔn)電壓，當(dāng)該端不用時(shí)，以防引入干擾。該端與放電管集電極相連，用做定時(shí)器時(shí)電容的放電。電阻分壓器為比較器CC2提供參考電壓，比較器C1的參考電壓為2/3Vcc，加在同相輸入端，比較器C2的參考電壓為1/3Vcc，加在反相輸入端。高電平觸發(fā)信號(hào)加在C1的反相輸入端，與同相輸入端的參考電壓比較后，其結(jié)果作為基本RS觸發(fā)器R端的輸入信號(hào)；低電平觸發(fā)信號(hào)加在C2的同相輸入端，與反相輸入端的參考電壓比較后，其結(jié)果作為基本RS觸發(fā)器S端的輸入信號(hào)。A1和A2的輸出端控制RS觸發(fā)器狀態(tài)和放電管開關(guān)狀態(tài)。此部分電路主要是為計(jì)時(shí)電路提供所需脈沖，一般情況下，脈沖周期為1秒，選手按下強(qiáng)大按鈕時(shí)，也就啟動(dòng)了次部分電路的工作。這也就確定了計(jì)數(shù)器以1秒1次的頻率計(jì)數(shù)。74LS192的輸入端異步清零信號(hào)CR高電平有效。 （2）異步置數(shù)控制。當(dāng)CR=0,LD非=0時(shí)D1D2D3D4被置數(shù),不受CP控制。 （4）保持。進(jìn)行減計(jì)數(shù)當(dāng)Q3Q2Q1Q0=0000且CPd=0時(shí)BO非給出一錯(cuò)位信號(hào)。表 74LS192功能表:輸 入輸 出MRP3P2P1P0Q3Q2Q1Q01000000dcbadcba011加計(jì)數(shù)011減計(jì)數(shù) 8421BCD碼遞減計(jì)數(shù)器電路當(dāng)選手按下?lián)尨鹌靼粹o時(shí)，電路開始工作。另外，LED1代表的信號(hào)顯示燈也會(huì)發(fā)光。 搶答及限時(shí)鳴響電路 74LS04非門輸入高電平1（5v），輸出低電平0（0v）。另外的12,34,56,89,1011,1213分別是六個(gè)反相器。 74LS04非門反相器 74LS04邏輯表：輸 入輸 出1001 74LS02與非門 74LS02與非門74LS02在數(shù)字電路課程中為或非門, 作用是二個(gè)輸入的或運(yùn)算,運(yùn)算后反相輸出。74LS02是兩個(gè)腳作為輸入一個(gè)腳作為輸出。以一個(gè)或非門為例來(lái)講。3腳作為輸入，1腳作為輸出，這三個(gè)腳構(gòu)成一個(gè)或非門。具體分為：。選手搶答時(shí)產(chǎn)生低電平，通過(guò)多次與非門最后變?yōu)楦唠娖捷斎氲紹UZZER,時(shí)期鳴響?？? 結(jié)本次畢業(yè)設(shè)計(jì)我選的課題是《四路智力競(jìng)賽搶答器的設(shè)計(jì)》，實(shí)質(zhì)是屬于數(shù)字電路部分的內(nèi)容。最開始自己構(gòu)想了方案一，但在仿真的過(guò)程中出現(xiàn)了不少問(wèn)題。為了解決方案一中出現(xiàn)的各種問(wèn)題，在查閱了大量圖書資料和網(wǎng)絡(luò)資料下，并借鑒相關(guān)設(shè)計(jì)案例，得到了方案二。深有感觸的是，想要做好數(shù)字電路的設(shè)計(jì)，必要的基礎(chǔ)知識(shí)勢(shì)必需的，但更重要的是了解各種芯片的構(gòu)造及其功能和管腳的排布。通過(guò)這次設(shè)計(jì)，我對(duì)數(shù)字電路設(shè)計(jì)中的邏輯關(guān)系等有了一定的認(rèn)識(shí)，對(duì)以前學(xué)的數(shù)字電路又有了一定的新認(rèn)識(shí)，溫習(xí)了以前學(xué)的知識(shí)，就像人們常說(shuō)的溫故而知新嘛，但在設(shè)計(jì)的過(guò)程中，遇到了很多的問(wèn)題，有一些知識(shí)都已經(jīng)不太清楚了，但是通過(guò)一些資料又重新的溫習(xí)了一下數(shù)字電路部分的內(nèi)容。另外，我更明白了無(wú)論做什么事都應(yīng)該腳踏實(shí)地、一步一個(gè)腳印地去做。由于能力和時(shí)間上的問(wèn)題，我的論文存在著很多的不足之處，在以后的時(shí)間里我會(huì)更深入的去學(xué)習(xí)和探索。指導(dǎo)教師及評(píng)審組成績(jī)按“優(yōu)秀、良好、合格、不合格”四個(gè)等級(jí)評(píng)閱
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1