樂(lè)曲硬件演奏電路設(shè)計(jì)-閱讀頁(yè)
2025-07-14 20:25本頁(yè)面
【正文】 de=0111。M7/3494 when01111=tone=110111000111。high0=100。code=0010。H2/3589 when10001=tone=111000111100。high0=100。code=0100。H4/3670 when10011=tone=111010000100。high0=100。code=0110。H6/3758 when10101=tone=111011010010。high0=100。 end case。 end。當(dāng)index取不同的值時(shí)，tone分別輸出相應(yīng)音符的分頻預(yù)置數(shù)和不同的code值及其不同的high0值。它是由一個(gè)初值可變的加法計(jì)數(shù)器構(gòu)成。在計(jì)數(shù)器的輸入端給定不同的初值，而此預(yù)置數(shù)就是表1中的計(jì)數(shù)初值，就可得到不同音符的發(fā)音頻率信號(hào)。數(shù)控分頻模塊中對(duì)Clk輸入信號(hào)的分頻比由12位預(yù)置數(shù)tone[11..0]決定。數(shù)控分頻模塊程序如下所示： library ieee。 use 。 tone:in std_logic_vector(11 downto 0)。 end。 begin divideclk:process(clk)variable count4:std_logic_vector(3 downto 0)。039。139。 elsif clk39。139。 end if。 genspks:process(preclk,tone)12位預(yù)置數(shù)數(shù)控分頻器 variable count11:std_logic_vector(11 downto 0)。event and preclk=39。 then if count11=111111111111then count11:=tone。139。fullspks=39。end if。 end process。 variable count2 :std_logic。event and fullspks =39。 then count2:=not count2。139。139。039。 end if。 end。 music模塊Music模塊存放樂(lè)曲中的音符數(shù)據(jù)，它是利用LPMROM來(lái)實(shí)現(xiàn)的，將樂(lè)譜中相應(yīng)的音符放在一個(gè)連續(xù)的地址上。因?yàn)?拍的時(shí)間定為1秒，提供的是4Hz的時(shí)鐘頻率（即1/4拍的整數(shù)倍），則需將這個(gè)音符存儲(chǔ)在相應(yīng)次數(shù)的連續(xù)幾個(gè)地址上。 音符數(shù)據(jù)文件width=5。address_radix=dec。content begin 其中WIDTH=5，表示數(shù)據(jù)輸出為寬為5；DEPTH=512，表示共有512個(gè)5位數(shù)據(jù)點(diǎn)。形成ROM中的配置數(shù)據(jù)（初始化數(shù)據(jù)）文件的方法如下：。ROM中部分初始化樂(lè)曲音符數(shù)據(jù)如表2所示：表2 ROM中部分初始化樂(lè)曲音符數(shù)據(jù)adderss01234567010101011121289810101011121291016111111108811102411116899893210101011121213144015151011121291048111011151515910561110111616161514641515151617161514721515151514121288013131313128810889991011121514 LPMROM定制定制的基本步驟如下： (1)進(jìn)入QuartusII，選菜單 filemegawizard plugin manager，選擇“creat a new…”，然后按“next”鍵，選擇LPMROM；最后在browse下的欄中鍵入路徑與輸出文件名：“D:\”，注意后綴vhd小寫。 （3）通過(guò)單擊當(dāng)前窗口中的“browse”鈕，找ROM中的載文件路徑和文件名：“D:\altera\QuartusII\”。 頂層文件程序如下所示：library ieee。 entity songer is port(clk12mhz:in std_logic。 en：in std_logic。 Clk4hz:in std_logic。 high1:out std_logic_vector(2 downto 0)。 end。 rst:in std_logic。 choose:in std_logic_vector (1 downto 0)。 end ponent。 code:out std_logic_vector (3 downto 0)。 tone:out std_logic_vector(11 downto 0))。 ponent speakera port (clk:in std_logic。spks:out std_logic)。 signal tone:std_logic_vector(11 downto 0)。 begin u1:notetabs port map (clk=clk8hz,toneindex=toneindex,rst=rst,choose=choose，en=en)。 u3:speakera port map (clk=clk12mhz,tone=tone,spks=spkout)。將所編寫的頂層文件程序設(shè)為當(dāng)前工程，通過(guò)對(duì)程序進(jìn)行編譯，仿真，確定工程沒(méi)有錯(cuò)誤后經(jīng)過(guò)引腳鎖定就可以下載到EDA試驗(yàn)箱中了。時(shí)序仿真及下載調(diào)試過(guò)程 關(guān)于樂(lè)曲演奏電路設(shè)計(jì)的實(shí)現(xiàn)關(guān)鍵是要實(shí)現(xiàn)它的時(shí)序仿真，下面就是各部分的仿真圖示。鎖定引腳如表3所示。當(dāng)按下鍵2與鍵1進(jìn)行選擇時(shí)，可選擇00：《揮著翅膀的女孩》 ，01：《菊花臺(tái)》 10：《兩只老虎》 11：《世上只有媽媽好》等四首樂(lè)曲。當(dāng)按下鍵7時(shí)，即從當(dāng)前樂(lè)曲暫停處開(kāi)始演湊。同時(shí)，LED燈10也會(huì)按音符顯示出此音符為高音或低。實(shí)踐證明:采用FPGA設(shè)計(jì)實(shí)現(xiàn)音樂(lè)硬件演奏電路的可行性和可靠性，而且更改樂(lè)曲容易，可根據(jù)需要修改ROM中的音符數(shù)據(jù)文件，從而使電路實(shí)現(xiàn)任一曲子的播放。 通過(guò)為期一周的課程設(shè)計(jì)，我們應(yīng)用所學(xué)EDA技術(shù)與VHDL和EDA實(shí)用技術(shù)實(shí)驗(yàn)及課程設(shè)計(jì)指導(dǎo)書順利得完成了樂(lè)曲硬件演奏電路的設(shè)計(jì)。不僅鞏固了課堂知識(shí)，而且有效的和實(shí)際結(jié)合在了一起，擴(kuò)展了所學(xué)知識(shí)和見(jiàn)識(shí)?？傮w感覺(jué)就是：學(xué)得不夠，知識(shí)真的很有用。參考文獻(xiàn)[1] 潘松、黃繼業(yè)編著. EDA技術(shù)與VHDL,北京:清華大學(xué)出版社[2] , 北京:清華大學(xué)出版社[3] 王金明, :電子工業(yè)出版社[4] 徐志軍,:電子工業(yè)出版社[5] 潘松,(第2版).北京:科學(xué)出版社[6
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1