【正文】 PLCC(plastic leaded chip carrier)四邊有內(nèi)勾型腳(封裝) 見圖三SOJ(small outline junction) 兩邊有內(nèi)勾型腳(封裝) 見圖四 圖一 圖二 圖三 圖四圖五。2．在線測量 在線測量法是利用電壓測量法、電阻測量法及電流測量法等，通過在電路上測量集成電路的各引腳電壓值、電阻值和電流值是否正常，來判斷該集成電路是否損壞。第八節(jié) Socket,Slot Socket和Slot的異同: Socket是一種插座封裝形式,是一種矩型的插座(見圖六)。ATX主機(jī)板的尺寸一般為12X96(單位為英寸)。實(shí)現(xiàn)與運(yùn)算的叫與門，實(shí)現(xiàn)或運(yùn)算的叫或門，實(shí)現(xiàn)非運(yùn)算的叫非門，也叫做反相器，等等（用邏輯1表示高電平；用邏輯0表示低電平） 與門：邏輯表達(dá)式　　　F＝A B即只有當(dāng)輸入端A和B均為1時(shí),輸出端Y才為1,:74LS08,74LS09等. 或門： 邏輯表達(dá)式　　　F＝A+ B即當(dāng)輸入端A和B有一個(gè)為1時(shí),輸出端Y即為1,所以輸入端A和B均為0時(shí),:74LS32等.．非門 邏輯表達(dá)式 F=A:74LS04,74LS05,74LS06,74LS14等.．與非門 邏輯表達(dá)式 F=AB即只有當(dāng)所有輸入端A和B均為1時(shí),輸出端Y才為0,:74LS00,74LS03,74S31,74LS132等.．或非門： 邏輯表達(dá)式 F=A+B即只要輸入端A和B中有一個(gè)為1時(shí),:74LS02等.．同或門: 邏輯表達(dá)式F=A B+A B=1A F B：邏輯表達(dá)式F=A B+A B=1 A F B ：邏輯表邏輯表達(dá)式F=AB+CD≥1AB＆ C F D ： 電路結(jié)構(gòu) 把兩個(gè)與非門GG2的輸入、輸出端交叉連接，即可構(gòu)成基本RS觸發(fā)器，.(a)所示。 工作原理 :基本RS觸發(fā)器的邏輯方程為： 根據(jù)上述兩個(gè)式子得到它的四種輸入與輸出的關(guān)系: =S=0時(shí)，則Q=0,Q=1,觸發(fā)器置1。 如上所述，當(dāng)觸發(fā)器的兩個(gè)輸入端加入不同邏輯電平時(shí)，它的兩個(gè)輸出端Q和Q有兩種互補(bǔ)的穩(wěn)定狀態(tài)。通常稱觸發(fā)器處于某種狀態(tài)，實(shí)際是指它的Q端的狀態(tài)。S=0,R=1使觸發(fā)器置1，或稱置位。R=0,S=1時(shí)，使觸發(fā)器置0，或稱復(fù)位。若觸發(fā)器原來為1態(tài)，欲使之變?yōu)?態(tài)，必須令R端的電平由1變0，S端的電平由0變1。由于這里的觸發(fā)信號(hào)是電平,因此這種觸發(fā)器稱為電平控制觸發(fā)器。(b)所示。 =S=1時(shí)，觸發(fā)器狀態(tài)保持不變。 =S=0時(shí)，觸發(fā)器狀態(tài)不確定 在此條件下，兩個(gè)與非門的輸出端Q和Q全為1，在兩個(gè)輸入信號(hào)都同時(shí)撤去（回到1）后，由于兩個(gè)與非門的延遲時(shí)間無法確定，觸發(fā)器的狀態(tài)不能確定是1還是0,因此稱這種情況為不定狀態(tài)，這種情況應(yīng)當(dāng)避免。 此外,還可以用或非門的輸入、輸出端交叉連接構(gòu)成置0、置1觸發(fā)器,（a）（b）所示。 基本RS觸發(fā)器的特性：、復(fù)位和保持（記憶）的功能； ，屬于電平觸發(fā)方式； （R+S=1），由于兩個(gè)與非門的延遲時(shí)間無法確定；當(dāng)R=S=0時(shí)，將導(dǎo)致下一狀態(tài)的不確定。第十二節(jié) TTL邏輯門電路　以雙極型半導(dǎo)體管為基本元件，集成在一塊硅片上，并具有一定的邏輯功能的電路稱為雙極型邏輯集成電路，簡稱TTL邏輯門電路。TTL主要有BJT（Bipolar Junction Transistor 即雙極結(jié)型晶體管，晶體三極管）和電阻構(gòu)成，具有速度快的特點(diǎn)。但是由于TTL功耗大等缺點(diǎn)，正逐漸被CMOS電路取代。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠(yuǎn)優(yōu)于TTL?！　≡缙谏a(chǎn)的CMOS門電路為4000系列 ，隨后發(fā)展為4000B系列。下面首先討論CMOS反相器，然后介紹其他CMO邏輯門電路。開啟電壓（又稱閾值電壓）：使得源極S和漏極D之間開始形成導(dǎo)電溝道所需的柵極電壓；　　通過工藝上的改進(jìn)，可以使MOS管的VT值降到2～3V。即在柵源極之間加的電壓與柵極電流之比　　MOS管的RGS可以很容易地超過1010Ω。在VGS=0（增強(qiáng)型）的條件下 ，在增加漏源電壓過程中使ID開始劇增時(shí)的VDS稱為漏源擊穿電壓BVDS　　有些MOS管中，其溝道長度較短，不斷增加VDS會(huì)使漏區(qū)的耗盡層一直擴(kuò)展到源區(qū)，使溝道長度為零，即產(chǎn)生漏源間的穿通，穿通后，源區(qū)中的多數(shù)載流子，將直接受耗盡層電場的吸引，到達(dá)漏區(qū)，產(chǎn)生大的ID4. 柵源擊穿電壓BVGS　　5. 低頻跨導(dǎo)gm　　gm反映了柵源電壓對(duì)漏極電流的控制能力　　一般在十分之幾至幾mA/V的范圍內(nèi)6. 導(dǎo)通電阻RON　　在飽和區(qū)，ID幾乎不隨VDS改變，RON的數(shù)值很大 ，一般在幾十千歐到幾百千歐之間　　對(duì)一般的MOS管而言，RON的數(shù)值在幾百歐以內(nèi)7. 極間電容　　CGS和CGD約為1～3pF　　噪聲是由管子內(nèi)部載流子運(yùn)動(dòng)的不規(guī)則性所引起的　　噪聲性能的大小通常用噪聲系數(shù)NF來表示，它的單位為分貝（dB）　　低頻噪聲系數(shù)是在低頻范圍內(nèi)測出的噪聲系數(shù)　　由N溝道和P溝道兩種MOSFET組成的電路稱為互補(bǔ)MOS或CMOS電路。為了電路能正常工作，要求電源電壓VDD大于兩個(gè)管子的開啟電壓的絕對(duì)值之和，即VDD＞(VTN＋|VTP|) 。假設(shè)在兩種情況下N溝道管 TN為工作管P溝道管TP為負(fù)載管。　　下圖分析了當(dāng)vI=VDD時(shí)的工作情況。由于vSGP＜VT（VTN=|VTP|=VT），負(fù)載曲線幾乎是一條與橫軸重合的水平線。顯然，這時(shí)的輸出電壓vOL≈0V（典型值＜10mV ，而通過兩管的電流接近于零。此時(shí)工作管TN在vGSN＝0的情況下運(yùn)用，其輸出特性iD－vDS幾乎與橫軸重合 ，負(fù)載曲線是負(fù)載管TP在vsGP＝VDD時(shí)的輸出特性iD－vDS。可見上述兩種極限情況下的功耗都很低?！　∠聢D為CMOS反相器的傳輸特性圖。由于 VDD＞（VTN＋|VTP|），因此，當(dāng)VDD|VTP|vIVTN 時(shí),TN和TP兩管同時(shí)導(dǎo)通。還應(yīng)注意到，器件在放大區(qū)（飽和區(qū)）呈現(xiàn)恒流特性，兩器件之一可當(dāng)作高阻值的負(fù)載。兩管在VI=VDD/2處轉(zhuǎn)換狀態(tài)。下圖表示當(dāng)vI=0V時(shí) ，TN截止，TP導(dǎo)通，由VDD通過TP向負(fù)載電容CL充電的情況。類似地，亦可分析電容CL的放電過程?！　∠聢D是2輸入端CMOS與非門電路，其中包括兩個(gè)串聯(lián)的N溝道增強(qiáng)型MOS管和兩個(gè)并聯(lián)的P溝道增強(qiáng)型MOS管。當(dāng)輸入端A、B中只要有一個(gè)為低電平時(shí)，就會(huì)使與它相連的NMOS管截止，與它相連的PMOS管導(dǎo)通，輸出為高電平；僅當(dāng)A、B全為高電平時(shí)，才會(huì)使兩個(gè)串聯(lián)的NMOS管都導(dǎo)通，使兩個(gè)并聯(lián)的PMOS管都截止，輸出為低電平?！　∠聢D是2輸入端CMOS或非門電路?！　‘?dāng)輸入端A、B中只要有一個(gè)為高電平時(shí)，就會(huì)使與它相連的NMOS管導(dǎo)通，與它相連的PMOS管截止，輸出為低電平；僅當(dāng)A、B全為低電平時(shí)，兩個(gè)并聯(lián)NMOS管都截止，兩個(gè)串聯(lián)的PMOS管都導(dǎo)通，輸出為高電平?！　”容^CMOS與非門和或非門可知，與非門的工作管是彼此串聯(lián)的，其輸出電壓隨管子個(gè)數(shù)的增加而增加；或非門則相反，工作管彼此并聯(lián)，對(duì)輸出電壓不致有明顯的影響。13．　　上圖為CMOS異或門電路?；蚍情T的輸出。異成門和同或門的邏輯符號(hào)如下圖所示。T1和T2構(gòu)成推拉式輸出級(jí)。輸入信號(hào)vI同時(shí)作用于MP和MN的柵極。當(dāng)輸出端接有同類BiCMOS門電路時(shí)，輸出級(jí)能提供足夠大的電流為電容性負(fù)載充電?！　∩鲜鲭娐分蠺1和T2的基區(qū)存儲(chǔ)電荷亦可通過M1和M2釋放，以加快電路的開關(guān)速度。這種作用與TTL門電路的輸入級(jí)中T1類似?？梢?，門電路的開關(guān)速度可得到改善。如果要實(shí)現(xiàn)或非邏輯關(guān)系，輸入信號(hào)用來驅(qū)動(dòng)并聯(lián)的N溝道MOSFET，而P溝道MOSFET則彼此串聯(lián)。當(dāng)A和B均為低電平時(shí)，則兩個(gè)MOSFET MPA和MPB均導(dǎo)通，T1導(dǎo)通而MNA和MNB均截止，輸出L為高電平?！　×硪环矫?，當(dāng)兩輸入端A和B中之一為高電平時(shí) ，則MpA和MpB的通路被斷開，并且MNA或MNB導(dǎo)通，將使輸出端為低電平。因此 ，只要有一個(gè)輸入端接高電平，輸出即為低電平。模擬開關(guān)廣泛地用于取樣——保持電路、斬波電路、模數(shù)和數(shù)模轉(zhuǎn)換電路等。所謂傳輸門（TG）就是一種傳輸模擬信號(hào)的模擬開關(guān)。TP和TN是結(jié)構(gòu)對(duì)稱的器件，它們的漏極和源極是可互換的。為使襯底與漏源極之間的PN結(jié)任何時(shí)刻都不致正偏 ，故TP的襯底接+5V電壓，而TN的襯底接5V電壓 ?！　鬏旈T的工作情況如下：當(dāng)C端接低電壓5V時(shí)TN的柵壓即為5V，vI取5V到+5V范圍內(nèi)的任意值時(shí)，TN均不導(dǎo)通?？梢姡?dāng)C端接低電壓時(shí)，開關(guān)是斷開的。此時(shí)TN的柵壓為+5V ，vI在5V到+3V的范圍內(nèi)，TN導(dǎo)通?！　∮缮戏治隹芍?，當(dāng)vI＜3V時(shí)，僅有TN導(dǎo)通，而當(dāng)vI＞+3V時(shí)，僅有TP導(dǎo)通當(dāng)vI在3V到+3V的范圍內(nèi)，TN和TP兩管均導(dǎo)通。換句話說，當(dāng)一管的導(dǎo)通電阻減小，則另一管的導(dǎo)通電阻就增加。這是CMOS傳輸出門的優(yōu)點(diǎn)?！　MOS傳輸門除了作為傳輸模擬信號(hào)的開關(guān)之外，也可作為各種邏輯電路的基本單元電路。2．判別正負(fù)反饋的方法——瞬時(shí)極性法 瞬時(shí)極性法是用來判斷正反饋還是負(fù)反饋的。發(fā)射極與基極同相位，仍為(+)信號(hào)，多級(jí)放大器在這一瞬時(shí)的極性依次類推，假設(shè)在這一瞬時(shí)反饋電阻RF的反饋信號(hào)使輸入信號(hào)加強(qiáng)，則為正反饋，使得輸入信號(hào)削弱，則為負(fù)反饋。對(duì)于多級(jí)放電電路：在多級(jí)放大器中，由于各級(jí)之間是串聯(lián)起來的，后一級(jí)的輸入電阻就是前級(jí)的負(fù)載，所以，多級(jí)放大器的總電壓放大倍數(shù)等于各級(jí)放大倍數(shù)的乘積，即Ａu＝Ａu1Ａu2……Ａun。（通常，采用將負(fù)載電阻短路的方法來判別電壓反饋和電流反饋。 ）； 若反饋信號(hào)與輸入信號(hào)在基本放大電路的輸入端以電壓串聯(lián)的形式迭加，則稱為串聯(lián)反饋；若反饋信號(hào)與輸入信號(hào)在基本放大電路的輸入端以電流并聯(lián)的形式迭加，則稱為并聯(lián)反饋