【正文】 筆接的是D極. 第七節(jié) 集成電路 集成電路的英文縮寫 IC(integrate circuit) 電路中的表示符號: U :集成電路是在一塊單晶硅上,用光刻法制作出很多三極管,二極管,電阻和電容,并按照特定的要求把他們連接起來,重量輕,可靠性高和性能穩(wěn)定等優(yōu)點(diǎn),所以特別是大規(guī)模和超大規(guī)模的集成電路的出現(xiàn),是電子設(shè)備在微型化,可靠性和靈活性方面向前推進(jìn)了一大步. 集成電路常見的封裝形式 BGA(ball grid array)球柵陣列(封裝) 見圖二 QFP(quad flat package)四面有鷗翼型腳(封裝) 見圖一 SOIC(small outline integrated circuit) 兩面有鷗翼型腳(封裝) 見圖五PLCC(plastic leaded chip carrier)四邊有內(nèi)勾型腳(封裝) 見圖三SOJ(small outline junction) 兩邊有內(nèi)勾型腳(封裝) 見圖四 圖一 圖二 圖三 圖四 圖五。 1．非在線測量 非在線測量潮在集成電路未焊入電路時，通過測量其各引腳之間的直流電阻值與已知正常同型號集成電路各引腳之間的直流電阻值進(jìn)行對比，以確定其是否正常。3．代換法 代換法是用已知完好的同型號、同規(guī)格集成電路來代換被測集成電路，可以判斷出該集成電路是否損壞。 Slot是一種插槽封裝形式,是一種長方形的插槽(圖七). 圖六 圖七 第九節(jié) PCB的簡介 PCB的英文縮寫PCB(Printed Circuit Board) PCB的作用:PCB作為一塊基板,他是裝載其它電子元器件的載體,所以一塊PCB設(shè)計的好壞將直接影響到產(chǎn)品質(zhì)量的好壞. PCB的分類和常見的規(guī)格:根據(jù)層數(shù)可分為單面板,而顯示卡用的是8層板. 而主機(jī)板的尺寸為:AT規(guī)格的主機(jī)板尺寸一般為13X12(單位為英寸)。Micro (單位為英寸) .注明:1英寸= 第十節(jié) 晶振＂X”,＂Y”:能產(chǎn)生具有一定幅度及頻率波形的振蕩器.::測量電阻方法:用萬用表RX10K檔測量石英晶體振蕩器的正,則說明該石英晶體振蕩器已漏電或擊穿損壞.動態(tài)測量方法:用是波器在電路工作時測量它的實際振蕩頻是否符合該晶體的額定振蕩頻率,如果是,說明該晶振是正常的,如果該晶體的額定振蕩頻率偏低,偏高或根本不起振,表明該晶振已漏電或擊穿損壞 第十一節(jié) 基本邏輯門電路 門電路的概念：實現(xiàn)基本和常用邏輯運(yùn)算的電子電路，叫邏輯門電路。它有兩個輸入端R、S和兩個輸出端Q、Q。 =0、S=1時，則Q=1,Q=0,觸發(fā)器置0。一般規(guī)定觸發(fā)器Q端的狀態(tài)作為觸發(fā)器的狀態(tài)。Q=Q=0時，稱觸發(fā)器處于1態(tài)，反之觸發(fā)器處于0態(tài)。因置位的決定條件是S=0,故稱S 端為置1端。 同理，稱R端為置0端或復(fù)位端。這里所加的輸入信號（低電平）稱為觸發(fā)信號，由它們導(dǎo)致的轉(zhuǎn)換過程稱為翻轉(zhuǎn)。從功能方面看，它只能在S和R的作用下置0和置1，所以又稱為置0置1觸發(fā)器，或稱為置位復(fù)位觸發(fā)器。由于置0或置1都是觸發(fā)信號低電平有效，因此，S端和R端都畫有小圓圈。 觸發(fā)器保持狀態(tài)時，輸入端都加非有效電平（高電平），需要觸發(fā)翻轉(zhuǎn)時，要求在某一輸入端加一負(fù)脈沖，例如在S端加負(fù)脈沖使觸發(fā)器置1，該脈沖信號回到高電平后，觸發(fā)器仍維持1狀態(tài)不變，相當(dāng)于把S端某一時刻的電平信號存儲起來，這體現(xiàn)了觸發(fā)器具有記憶功能。從另外一個角度來說，正因為R端和S端完成置0、置1都是低電平有效，所以二者不能同時為0。這種觸發(fā)器的觸發(fā)信號是高電平有效，因此在邏輯符號的S端和R端沒有小圓圈。 ，輸出即刻就會發(fā)生相應(yīng)的變化，即抗干擾性能較差。稱TransistorTransistor Logic,即BJTBJT邏輯門電路，是數(shù)字電子技術(shù)中常用的一種邏輯門電路，應(yīng)用較早，技術(shù)已比較成熟。最早的TTL門電路是74系列，后來出現(xiàn)了74H系列，74L系列，74LS,74AS,74ALS等系列。12．1 CMOS邏輯門電路CMOS邏輯門電路是在TTL電路問世之后 ，所開發(fā)出的第二種廣泛應(yīng)用的數(shù)字集成器件，從發(fā)展趨勢來看，由于制造工藝的改進(jìn)，CMOS電路的性能有可能超越TTL而成為占主導(dǎo)地位的邏輯器件 。此外，幾乎所有的超大規(guī)模存儲器件 ，以及PLD器件都采用CMOS藝制造，且費(fèi)用較低。當(dāng)前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。 MOS管結(jié)構(gòu)圖MOS管主要參數(shù)：　　?開啟電壓（又稱閾值電壓）：使得源極S和漏極D之間開始形成導(dǎo)電溝道所需的柵極電壓；　　?標(biāo)準(zhǔn)的N溝道MOS管，VT約為3～6V；　　?通過工藝上的改進(jìn)，可以使MOS管的VT值降到2～3V。3. 漏源擊穿電壓BVDS　　?在VGS=0（增強(qiáng)型）的條件下 ，在增加漏源電壓過程中使ID開始劇增時的VDS稱為漏源擊穿電壓BVDS　　?ID劇增的原因有下列兩個方面：　?。?）漏極附近耗盡層的雪崩擊穿　　（2）漏源極間的穿通擊穿　　?有些MOS管中，其溝道長度較短，不斷增加VDS會使漏區(qū)的耗盡層一直擴(kuò)展到源區(qū)，使溝道長度為零，即產(chǎn)生漏源間的穿通，穿通后，源區(qū)中的多數(shù)載流子，將直接受耗盡層電場的吸引，到達(dá)漏區(qū)，產(chǎn)生大的ID4. 柵源擊穿電壓BVGS　　?在增加?xùn)旁措妷哼^程中，使柵極電流IG由零開始劇增時的VGS，稱為柵源擊穿電壓BVGS。由N溝道和P溝道兩種MOSFET組成的電路稱為互補(bǔ)MOS或CMOS電路。為了電路能正常工作，要求電源電壓VDD大于兩個管子的開啟電壓的絕對值之和，即VDD＞(VTN＋|VTP|) 。假設(shè)在兩種情況下N溝道管 TN為工作管P溝道管TP為負(fù)載管。　　下圖分析了當(dāng)vI=VDD時的工作情況。由于vSGP＜VT（VTN=|VTP|=VT），負(fù)載曲線幾乎是一條與橫軸重合的水平線。顯然，這時的輸出電壓vOL≈0V（典型值＜10mV ，而通過兩管的電流接近于零。此時工作管TN在vGSN＝0的情況下運(yùn)用，其輸出特性iD－vDS幾乎與橫軸重合 ，負(fù)載曲線是負(fù)載管TP在vsGP＝VDD時的輸出特性iD－vDS?？梢娚鲜鰞煞N極限情況下的功耗都很低。　　下圖為CMOS反相器的傳輸特性圖。由于 VDD＞（VTN＋|VTP|），因此，當(dāng)VDD|VTP|vIVTN 時,TN和TP兩管同時導(dǎo)通。還應(yīng)注意到，器件在放大區(qū)（飽和區(qū)）呈現(xiàn)恒流特性，兩器件之一可當(dāng)作高阻值的負(fù)載。兩管在VI=VDD/2處轉(zhuǎn)換狀態(tài)。下圖表示當(dāng)vI=0V時 ，TN截止，TP導(dǎo)通，由VDD通過TP向負(fù)載電容CL充電的情況。類似地，亦可分析電容CL的放電過程。 　　下圖是2輸入端CMOS與非門電路，其中包括兩個串聯(lián)的N溝道增強(qiáng)型MOS管和兩個并聯(lián)的P溝道增強(qiáng)型MOS管。當(dāng)輸入端A、B中只要有一個為低電平時，就會使與它相連的NMOS管截止，與它相連的PMOS管導(dǎo)通，輸出為高電平；僅當(dāng)A、B全為高電平時，才會使兩個串聯(lián)的NMOS管都導(dǎo)通，使兩個并聯(lián)的PMOS管都截止，輸出為低電平。　　下圖是2輸入端CMOS或非門電路。 　　當(dāng)輸入端A、B中只要有一個為高電平時，就會使與它相連的NMOS管導(dǎo)通，與它相連的PMOS管截止，輸出為低電平；僅當(dāng)A、B全為低電平時，兩個并聯(lián)NMOS管都截止，兩個串聯(lián)的PMOS管都導(dǎo)通，輸出為高電平?！　”容^CMOS與非門和或非門可知，與非門的工作管是彼此串聯(lián)的，其輸出電壓隨管子個數(shù)的增加而增加；或非門則相反，工作管彼此并聯(lián)，對輸出電壓不致有明顯的影響。13． 　　上圖為CMOS異或門電路。或非門的輸出 。異成門和同或門的邏輯符號如下圖所示。T1和T2構(gòu)成推拉式輸出級。輸入信號vI同時作用于MP和MN的柵極。當(dāng)輸出端接有同類BiCMOS門電路時，輸出級能提供足夠大的電流為電容性負(fù)載充電。　　上述電路中T1和T2的基區(qū)存儲電荷亦可通過M1和M2釋放，以加快電路的開關(guān)速度。這種作用與TTL門電路的輸入級中T1類似?？梢?，門電路的開關(guān)速度可得到改善。如果要實現(xiàn)或非邏輯關(guān)系，輸入信號用來驅(qū)動并聯(lián)的N溝道MOSFET，而P溝道MOSFET則彼此串聯(lián)。 當(dāng)A和B均為低電平時，則兩個MOSFET MPA和MPB均導(dǎo)通，T1導(dǎo)通而MNA和MNB均截止，輸出L為高電平?！　×硪环矫?，當(dāng)兩輸入端A和B中之一為高電平時 ，則MpA和MpB的通路被斷開，并且MNA或MNB導(dǎo)通，將使輸出端為低電平。因此 ，只要有一個輸入端接高電平，輸出即為低電平。模擬開關(guān)廣泛地用于取樣——保持電路、斬波電路、模數(shù)和數(shù)模轉(zhuǎn)換電路等。 所謂傳輸門（TG）就是一種傳輸模擬信號的模擬開關(guān)。TP和TN是結(jié)構(gòu)對稱的器件，它們的漏極和源極是可互換的。為使襯底與漏源極之間的PN結(jié)任何時刻都不致正偏 ，故TP的襯底接+5V電壓，而TN的襯底接5V電壓 ?！　鬏旈T的工作情況如下：當(dāng)C端接低電壓5V時TN的柵壓即為5V，vI取5V到+5V范圍內(nèi)的任意值時，TN均不導(dǎo)通?？梢?，當(dāng)C端接低電壓時，開關(guān)是斷開的。此時TN的柵壓為+5V ，vI在5V到+3V的范圍內(nèi)，TN導(dǎo)通?！　∮缮戏治隹芍?，當(dāng)vI＜3V時，僅有TN導(dǎo)通，而當(dāng)vI＞+3V時，僅有TP導(dǎo)通當(dāng)vI在3V到+3V的范圍內(nèi)，TN和TP兩管均導(dǎo)通。換句話說，當(dāng)一管的導(dǎo)通電阻減小，則另一管的導(dǎo)通電阻就增加。這是CMOS傳輸出門的優(yōu)點(diǎn)。　　CMOS傳輸門除了作為傳輸模擬信號的開關(guān)之外，也可作為各種邏輯電路的基本單元電路。2．判別正負(fù)反饋的方法——瞬時極性法 瞬時極性法是用來判斷正反饋還是負(fù)反饋的。發(fā)射極與基極同相位，仍為(+)信號，多級放大器在這一瞬時的極性依次類推，假設(shè)在這一瞬時反饋電阻RF的反饋信號使輸入信號加強(qiáng)，則為正反饋，使得輸入信號削弱，則為負(fù)反饋。對于多級放電電路：在多級放大器中，由于各級之間是串聯(lián)起來的，后一級的輸入電阻就是前級的負(fù)載，所以，多級放大器的總電壓放大倍數(shù)等于各級放大倍數(shù)的乘積，即Ａu＝Ａu1Ａu2……Ａun。（通常，采用將負(fù)載電阻短路的方法來判別電壓反饋和電流反饋。 ）； 若反饋信號與輸入信號在基本放大電路的輸入端以電壓串聯(lián)的形式迭加，則稱為串聯(lián)反饋；若反饋信號與輸入信號在基本放大電路的輸入端以電流并聯(lián)的形式迭加，則稱為