【正文】 一個(gè)電感。式()到式()是共源共柵電路的噪聲參數(shù)，與沒有源極反饋的電路相對(duì)比，的虛部得到了改善，可以表示為： ()對(duì)圖35進(jìn)行輸入阻抗分析，可以知道低噪聲放大器的第一級(jí)的輸入阻抗可以為： ()其中 ()從式（）可以看到，圖35的輸入阻抗含有一個(gè)實(shí)部。由此可見，源極電感Ls在電路中提供了一個(gè)50Ω的匹配電阻。從式（）中還可以看到，源極電感Ls縮小了最佳噪聲匹配和最優(yōu)化能量傳輸匹配的距離。 結(jié)合式（）和式（），可以把式表示為： ()比較式（）和式（）、（）可以知道， () ()式（）中含有m參數(shù)，對(duì)于長(zhǎng)溝道器件來說。在本設(shè)計(jì)中，使用的是Csm025rf工藝庫(kù)，通過試驗(yàn)仿真，說明了這個(gè)理論是正確的。從這個(gè)表達(dá)式可以看到，這個(gè)阻抗與放大器的工作頻率和輸入級(jí)晶體管的大小有關(guān)。這樣，就可以確定，最佳的噪聲輸入阻抗大小只與電路使用的晶體管大小有關(guān)，并成反比關(guān)系。電路的輸入阻抗由源極電感Ls確定和靜態(tài)工作點(diǎn)共同決定。調(diào)節(jié)式（）中的Cgs或者說調(diào)節(jié)MOS管的寬度W即可實(shí)現(xiàn)噪聲匹配。這樣就可以得出一個(gè)很重要的結(jié)論：使用圖34的電路結(jié)構(gòu)，通過調(diào)節(jié)電路參數(shù)Ls、Vgs和W，一個(gè)系統(tǒng)的最佳能量傳輸阻抗匹配和最優(yōu)化的噪聲阻抗匹配可以同時(shí)實(shí)現(xiàn)。電路實(shí)現(xiàn)最優(yōu)化的噪聲匹配，只能說明噪聲系數(shù)NF接近于Fmin，并不代表電路的噪聲最低。通常情況下，為了提高電路的指標(biāo)，都會(huì)選擇犧牲電路的功耗。第三， 參數(shù)的設(shè)計(jì)問題。() 共源共柵電路結(jié)構(gòu)（cascode） 圖34是一個(gè)得到了廣泛應(yīng)用的電路結(jié)構(gòu)。在這一小節(jié)中將會(huì)對(duì)共源共柵電路進(jìn)行結(jié)構(gòu)分析。電感源極負(fù)反饋結(jié)構(gòu)的設(shè)計(jì)目標(biāo)是實(shí)現(xiàn)輸入匹配和低噪聲系數(shù)，所以一般情況下不能提供LNA所需的足夠的增益。一方面會(huì)惡化LNA的性能；另一方面會(huì)使系統(tǒng)不穩(wěn)定。共柵結(jié)構(gòu)在提供足夠大增益的同時(shí)，可以抑制第一級(jí)的柵漏間寄生電容，做到輸入與輸出端的很好隔離。共柵極的良好隔離性，使得在設(shè)計(jì)放大器時(shí)，可以認(rèn)為射頻輸入端和射頻輸出端互不影響，從而使得輸入端和輸出端可以分別單獨(dú)進(jìn)行設(shè)計(jì)。 應(yīng)用在差分結(jié)構(gòu)中的共源共柵電路，可以得到與單端低噪聲放大器電路同樣的性能，但要消耗2倍的功耗和面積。另外，在本文所討論的電路結(jié)構(gòu)中，單端低噪聲放大器的性能對(duì)源極簡(jiǎn)并電感Ls的電感量變化很敏感。圖37 cascode差分電路結(jié)構(gòu) 為了消除Ls變化對(duì)放大器性能的影響。兩個(gè)源簡(jiǎn)并電感量的連接點(diǎn)形成一個(gè)虛地點(diǎn)，避免了源極電感Ls變化的影響。但在同樣的晶體管尺寸和偏置電壓下，差分電路的版圖面積是單端電路的兩倍，功耗也是單端放大器的兩倍，噪聲系數(shù)和增益則保持不變。 在本文中，將會(huì)設(shè)計(jì)一個(gè)可以更好選擇參數(shù)的差分電路，和一個(gè)高線性度低噪聲系數(shù)的單端低噪聲放大器。下面就要進(jìn)行電路參數(shù)的設(shè)計(jì)了。一般的MOS漏極電流的表達(dá)式，是一個(gè)二次方的關(guān)系式。因而必須知道溝道載流子的飽和電流Vsat，在CSM025rf工藝庫(kù)中，Vsat=+04。假定“W”為由晶體管的寬度。在這個(gè)結(jié)構(gòu)中，又衍生了很多種結(jié)構(gòu)。圖310是一個(gè)增加了柵源電容的共源共柵電路。插入Cex后，電路的帶寬也得到了提高。圖310 增大柵源電容以提高帶寬[6,7] 共源共柵電路都有一個(gè)相同的最小噪聲的表達(dá)式： ()式中與柵源電容有關(guān)，當(dāng)柵極電容增大而偏置電壓保持不變的情況下，電路的噪聲會(huì)有所增加。在這個(gè)電路中，使用了一個(gè)交叉耦合結(jié)構(gòu)，這個(gè)結(jié)構(gòu)，可以提高第二級(jí)電路的線性度。圖312 單端輸入雙端輸出差分[8]圖312，實(shí)現(xiàn)了單端輸入雙端輸出的功能，可以為下一級(jí)電路——混合器提供一個(gè)差分輸入信號(hào)。圖313 高線性度差分結(jié)構(gòu)[9] 圖313所示的兩個(gè)電路都是為了提高電路的線性度而設(shè)計(jì)的。() 偏置電路的設(shè)計(jì) 很多情況下，射頻電路的性能都與晶體管的跨到有關(guān)，保持一個(gè)很定的跨導(dǎo)對(duì)維持這些電路的高性能來說是很重要的，因此恒跨導(dǎo)源是很重要的偏置電路[10]。電流鏡MM4迫使Iin=Iout，圖314中M1管的柵源電壓等于M2的柵源電壓與電阻Rs壓降之和，利用溝道晶體管的平方律IV方程，可得， ()忽略晶體管的襯底調(diào)制效應(yīng) ()圖314的輸出電流為 ()由此可見，電路的輸出電流與電源電壓無關(guān)，僅與電阻Rs和MM2管的尺寸比有關(guān)。為了在滿足低噪聲的前提下，實(shí)現(xiàn)高線性度，本章將會(huì)提出一個(gè)技術(shù)來提高電路的線性特性。20dB相當(dāng)于將信號(hào)放大10倍。當(dāng)一個(gè)射頻信號(hào)較小時(shí)，就要求低噪聲放大有一個(gè)很好的噪聲特性，當(dāng)射頻信號(hào)較大時(shí)，就要求低噪聲放大器有一個(gè)較好的線性度?？煽卦鲆娴驮肼暦糯笃鞑辉诒疚牡难芯糠秶鷥?nèi)，因此不作詳細(xì)論述。()工藝庫(kù)的元器件 在集成電路的設(shè)計(jì)中，特別是射頻電路的設(shè)計(jì)中，電路中使用的元器件都是有很多特定的要求的。并且晶體管的尺寸也不是連續(xù)的，因而實(shí)現(xiàn)最小噪聲的晶體管寬度只能使用接近理論計(jì)算得到的尺寸。在設(shè)計(jì)的過程中，問題最大的是電感值的確定，因?yàn)槊績(jī)煞N規(guī)格的電感值都相差一個(gè)比較大的量，為了滿足設(shè)計(jì)要求，在某些情況下，就不得不改變晶體管的尺寸來實(shí)現(xiàn)其他的設(shè)計(jì)要求。因此使用了一種差分電路來解決這個(gè)問題。圖41 共源級(jí)電路交叉結(jié)構(gòu)為了分析這個(gè)電路在器件參數(shù)選擇上帶來的好處，將圖41簡(jiǎn)化為圖42。則差分電路的輸入阻抗可以表示為： () 在調(diào)節(jié)參數(shù)的過程中，為了實(shí)現(xiàn)噪聲和輸入同時(shí)匹配，輸入阻抗的實(shí)部必須為信號(hào)源內(nèi)阻（50Ω）。為了實(shí)現(xiàn)系統(tǒng)的最小噪聲，主放大管MM2的寬長(zhǎng)比不能改變，當(dāng)源極電感只能取到某一個(gè)值時(shí)，而且偏離理想值不是很大時(shí)，可以通過調(diào)節(jié)MM4的寬長(zhǎng)比來實(shí)現(xiàn)輸入阻抗實(shí)部的匹配。這種電路結(jié)構(gòu)的噪聲比傳統(tǒng)電路結(jié)構(gòu)稍大，但其它指標(biāo)都沒有惡化。圖43 本文使用的差分結(jié)構(gòu)() 單端cascode電路() 單端電路的設(shè)計(jì) 本文使用了三種設(shè)計(jì)技術(shù)，一是輸入和噪聲同時(shí)匹配的設(shè)計(jì)技術(shù)，這一在上述的章節(jié)中提出來并得到了理論的計(jì)算。 共源共柵電路結(jié)構(gòu)是一個(gè)得到了廣泛應(yīng)用的電路結(jié)構(gòu)。在本文的題目要求中。本文所提出的電路結(jié)構(gòu)如圖48所示。圖48 本文使用的低電壓共源共柵電路結(jié)構(gòu) 由圖48可知，MM2管的源漏分別通過電感接入地和電源電壓，可以保證兩個(gè)晶體管都能工作在飽和區(qū)。傳統(tǒng)的共源共柵電路將不能滿足這樣的設(shè)計(jì)要求。本文使用的電路結(jié)構(gòu)，將會(huì)在很大程度上降低電路的工作電壓。 為了實(shí)現(xiàn)高線性度設(shè)計(jì)，通常需要改變電路的結(jié)構(gòu)。如果能夠提高這個(gè)比值，線性度將會(huì)得到提高。在這里是一階頻率項(xiàng)（），是三階頻率項(xiàng)（）。圖49 NMOS線性度驗(yàn)證實(shí)驗(yàn)電路截圖表41 550mV、580mV、600mV 的電路仿真結(jié)果參數(shù)550mV580mV600mVS11(dB)S12(dB)S22(dB)S2Gain(dB)NF(dB)Fmin(dB)1dB(dBm)IIP3(dBm)工作電壓(V)111功耗(mW)() 與其它電路的比較表43 各種電路的參數(shù)比較參數(shù)本文研究（單端）文獻(xiàn)[6]文獻(xiàn)[10]文獻(xiàn)[11]中心頻率S11(dB)13S12(dB)30NAS22(dB)24NANAS2Gain(dB)14NF(dB)IIP3(dBm)工作電壓(V)13功耗(mW)（差分）工藝技術(shù)從表43 可以發(fā)現(xiàn)，本文設(shè)計(jì)的電路，在噪聲、線性度、增益、匹配情況、電路功耗上都有優(yōu)勢(shì)。本文的電路電源電壓低，是使用了折疊式的共源共柵電路結(jié)構(gòu)的緣故。在電路的設(shè)計(jì)過程中將理論推導(dǎo)和實(shí)際應(yīng)用相結(jié)合，最終得到了一個(gè)低噪聲、高線性度的電路。另外，在本文中，噪聲匹配和輸入匹配都做得很好，說明了在本設(shè)計(jì)中SNIM技術(shù)得到了很好的利用。本文能實(shí)現(xiàn)這么高的指標(biāo)參數(shù)，一方面通過了大量的噪聲理論研究推導(dǎo)得出的設(shè)計(jì)方法，和不斷地調(diào)節(jié)電路參數(shù)得到的；另一方面是由于設(shè)計(jì)條件的制約，本設(shè)計(jì)的低噪聲放大器不能經(jīng)過流片，電路的參數(shù)都是從仿真工具中得到的，這樣的仿真結(jié)果會(huì)比實(shí)際的電路略高。通過理論計(jì)算和實(shí)驗(yàn)仿真，得到了實(shí)現(xiàn)該設(shè)計(jì)要求的方法。首先依據(jù)射頻IC的設(shè)計(jì)理論，進(jìn)行了版圖元器件的小信號(hào)模型、噪聲模型分析。第二，為了實(shí)現(xiàn)低電壓的設(shè)計(jì)要求又使用了一種折疊式的設(shè)計(jì)方案，大大的降低了電路的工作電壓。另外，為了提高射頻電路參數(shù)設(shè)計(jì)的靈活性，從而提出了在共源端增加兩個(gè)輔助管來提高靈活性。其中單端低噪聲放大器實(shí)現(xiàn)了低電壓、低功耗、低噪聲、高線性度的設(shè)計(jì)。 本文所做的理論研究應(yīng)用到實(shí)際的電路結(jié)構(gòu)中，需要經(jīng)過不斷的嘗試。從最后的單端電路中可以看到，本文所使用的電路結(jié)構(gòu)在宏觀上沒有變化，但是在已經(jīng)應(yīng)用了3種設(shè)計(jì)理論。 在一般情況下，提高電路的靜態(tài)工作點(diǎn)能夠提高電路的線性度。7參考文獻(xiàn)[1] [M].北京：清華大學(xué)出版社，2006：2246.[2] 陳邦媛．射頻通信電路[M]．北京：高等教育出版社，2003年：56193．[3] Behzad Razavi. CMOS technology characterization for analog and RF design [J].IEEE, 1999,34(3).[4] Snezana Jenei, Bart K. J. C. Nauwelaers, and Stefaan Decoutere. PhysicsBased Closed Form Inductance Expression for Compact Modeling of Integrated Spiral Inductors [J] .IEEE,2002,37(1):7780.[5] Leonid Belostotski, James . Noise figure Optimization of inductively Degeneated CMOS LNAs with integrated gate inductors [J].IEEE,2006,53(7).[6] Xiaohua Fan, Heng Zhang, Edgar S22