【正文】 加上R6上的電流，+=. 。誤差在1%以內(nèi)。重要說明：實際應(yīng)用時，根據(jù)使用1117－ADJ的品牌，輸入電壓可以低至7伏甚至更低。圖38 ATmega16硬件總設(shè)計圖今將此設(shè)計圖，如圖38所示，制作成了以下的ATmega16功能小板。VCC，GND均有一測試針，如圖39所示。為防止不小心掉到地上導(dǎo)致插針折斷，加裝了一只40腳的圓孔IC座做保護。圖310 ATmega16功能板背面圖 軟件系統(tǒng)設(shè)計ATmega16單片機軟件設(shè)計分為兩部分，第一部分為與數(shù)字溫度傳感器的軟件設(shè)計部分，第二部分為與串口相連的軟件設(shè)計。系統(tǒng)啟動前，需要進行初始化，其初始化流程圖如圖311所示。其程序流程圖如圖312示初始化發(fā)跳過ROM指令開始溫度轉(zhuǎn)換延時2ms初始化寫入跳過ROM、讀取暫存器和CRC字節(jié)指令讀取溫度的低八位和高八位取中間八位結(jié)束圖312 讀溫度程序流程圖系統(tǒng)的讀寫時序的子程序如圖31圖31圖315所示。=0x01dat1延時45usDQ=1結(jié)束DQ置1短延時DQ置0延時450usDQ置1延時1560us延時至少60usX=~DQ結(jié)束X=DQ圖314 寫時序子程序流程圖 圖315 讀時序子程序流程圖 串口軟件設(shè)計l USART I/O 數(shù)據(jù)寄存器－ UDR圖316 UDR地址圖USART 發(fā)送數(shù)據(jù)緩沖寄存器和USART 接收數(shù)據(jù)緩沖寄存器共享相同的I/O 地址，稱為USART 數(shù)據(jù)寄存器或UDR（如圖316）。在7 比特字長模式下，未使用的高位被發(fā)送器忽略，而接收器則將它們設(shè)置為0。如果UDRE沒有置位，那么寫入UDR 的數(shù)據(jù)會被USART 發(fā)送器忽略。然后數(shù)據(jù)串行地從TxD 引腳輸出。因此不要對這一存儲單元使用讀 修改 寫指令(SBI 和CBI)。l USART 控制和狀態(tài)寄存器A －UCSRA圖317 UCSRA地址圖UCSRA地址如圖317所示。接收器禁止時，接收緩沖器被刷新，導(dǎo)致RXC 清零。? Bit 6 – TXC: USART 發(fā)送結(jié)束發(fā)送移位緩沖器中的數(shù)據(jù)被送出，且當發(fā)送緩沖器 (UDR) 為空時TXC 置位。TXC 標志可用來產(chǎn)生發(fā)送結(jié)束中斷( 見對TXCIE 位的描述)。? Bit 5 – UDRE: USART 數(shù)據(jù)寄存器空UDRE標志指出發(fā)送緩沖器(UDR)是否準備好接收新數(shù)據(jù)。UDRE標志可用來產(chǎn)生數(shù)據(jù)寄存器空中斷(見對UDRIE位的描述)。? Bit 4 – FE: 幀錯誤如果接收緩沖器接收到的下一個字符有幀錯誤，即接收緩沖器中的下一個字符的第一個停止位為0，那么FE 置位。當接收到的停止位為1 時， FE 標志為0。? Bit 3 – DOR: 數(shù)據(jù)溢出數(shù)據(jù)溢出時DOR 置位。這一位一直有效直到接收緩沖器(UDR) 被讀取。? Bit 2 – PE: 奇偶校驗錯誤當奇偶校驗使能(UPM1 = 1)，且接收緩沖器中所接收到的下一個字符有奇偶校驗錯誤時UPE 置位。對UCSRA 進行寫入時，這一位要寫0。使用同步操作時將此位清零。? Bit 0 – MPCM: 多處理器通信模式設(shè)置此位將啟動多處理器通信模式。發(fā)送器不受MPCM設(shè)置的影響。l USART 控制和狀態(tài)寄存器B －UCSRB圖318 UCSRB地址圖UCSRB地址如圖318所示。當RXCIE 為1，全局中斷標志位SREG 置位， UCSRA 寄存器的RXC 亦為1 時可以產(chǎn)生USART 接收結(jié)束中斷。當TXCIE 為1，全局中斷標志位SREG 置位，UCSRA 寄存器的TXC 亦為1 時可以產(chǎn)生USART 發(fā)送結(jié)束中斷。當UDRIE 為1，全局中斷標志位SREG 置位，UCSRA 寄存器的UDRE 亦為1 時可以產(chǎn)生USART 數(shù)據(jù)寄存器空中斷。RxD 引腳的通用端口功能被USART 功能所取代。TxD 引腳的通用端口功能被USART 功能所取代。發(fā)送器禁止后，TxD引腳恢復(fù)其通用I/O功能。? Bit 1 – RXB8: 接收數(shù)據(jù)位 8對9 位串行幀進行操作時，RXB8 是第9 個數(shù)據(jù)位。? Bit 0 – TXB8: 發(fā)送數(shù)據(jù)位8對9 位串行幀進行操作時，TXB8 是第9 個數(shù)據(jù)位。? Bit 15 – URSEL: 寄存器選擇通過該位選擇訪問UCSRC 寄存器或UBRRH 寄存器。? Bit 14:12 – 保留位這些位是為以后的使用而保留的。? Bit 11:0 – UBRR11:0: USART 波特率寄存器這個12 位的寄存器包含了USART 的波特率信息。波特率的改變將造成正在進行的數(shù)據(jù)傳輸受到破壞。 程序由于程序內(nèi)容眾多，故指選取主要部分。 DDRA = 0xFF。 DDRB = 0x00。 DDRC = 0x00。 DDRD = 0xFF。 port_init()。 UART_init()。 PORT |= portnum。 = ~portnum。 PORT |= portnum。= ~portnum。 ack = portnum amp。 DDR|=portnum。 delay_us(500)。 unsigned char a=0。 unsigned int t=0。 ds1820_ack()。 write_byte(0x44)。 i 20。 ds1820_ack()。 write_byte(0xBE)。 b =read_byte()。 t=8。 tt=t*。 }⑶主程序： define T_MIN 55 //溫度最小值 define T_MAX 125 //溫度最大值 int T_min=10,T_max=50,T_pre,key_value。 //顯示緩沖區(qū) void show_delay(unsigned int dly) void main() { float Temp=0。 init_devices()。 Temp=Read_Temperature()。 sprintf(String,%d,%d,%d,.,T_pre,T_min,T_max)。 //DisplayString(0,0,String)。i20000。 sprintf(String,Pre=%d,T_pre)。 sprintf(String,Min=%d Max=%d,T_min,T_max)。 show_delay(15)。 sprintf(String,Pre=%d,T_pre)。 sprintf(String,Min=%d Max=%d,T_min,T_max)。 show_delay(15)。 sprintf(String,Pre=%d,T_pre)。 sprintf(String,Min=%d Max=%d,T_min,T_max)。 show_delay(15)。其主要特點如下：l 全雙工操作，可同時進行收發(fā)操作；l 支持同步或異步操作；l 支持8和9位數(shù)據(jù)位，1位或者2位停止位的串行數(shù)據(jù)幀結(jié)構(gòu)；l 三個完全獨立的中斷，TX發(fā)送完成，TX發(fā)送數(shù)據(jù)寄存器空，RX 接收完成；l 支持多機通訊模式；相關(guān)寄存器：A. USART 數(shù)據(jù)寄存器—UDR；B. USART 控制和狀態(tài)寄存器—UCSRA，UCSRB，UCSRC；C. 波特率寄存器—UBRRL 和UBRRH； 串口的組成串口由陰陽兩種接口組成。在RS232標準中，利用RD、TD作為接收、發(fā)送信號線，加入地線，約定好通訊的波特率，實現(xiàn)串行信號傳輸。通常 RS232 接口以9個引腳 (DB9) 或是25個引腳 (DB25) 的型態(tài)出現(xiàn)，一般個人計算機上會有兩組RS232接口，分別稱為COM1和COM2。典型的RS232信號在正負電平之間擺動，在發(fā)送數(shù)據(jù)時，發(fā)送端驅(qū)動器輸出正電平在+5～+15V，負電平在5～15V之間。接收器典型的工作電平在+3～+12V與3～12V之間。所以RS232適合本地設(shè)備之間的通信。這一部分電路已經(jīng)有相應(yīng)的生產(chǎn)廠商做出了各種集成芯片，例如MAXIM 公司的MAX232 芯片，如圖41所示。圖41 MAX232電路圖常用的RS232C接口有DB25和DB9兩種類型，其引腳的定義也各不相同。DB9型連接器的引腳分配如表 41和圖42所示。本文中的串口的電路如圖 43所示。（1）介紹了課題中數(shù)字式溫度傳感器和單片機的研究背景及其歷史發(fā)展，以及其基本構(gòu)造和原理。（3）在系統(tǒng)中，微機的接收程序主要是串口通信的設(shè)計。但由于時間及本人能力經(jīng)驗所限，本課題的研究存在不足之處在所難免，在今后的工作中需進一步改進和完善。畢業(yè)設(shè)計終于完成了，雖然說，過程比較累，但我發(fā)現(xiàn)它對自己還是很有幫助的，比如說人比較懶，不愿意動，平時知識也不扎實，但在設(shè)計過程中碰到自己不懂的問題卻只有耐心下來，查書或在網(wǎng)上弄清楚答案。自己要學(xué)習(xí)的東西還太多，以前老是覺得自己什么東西都會，什么東西都懂，有點眼高手低。 總之，不管學(xué)會的還是學(xué)不會的的確覺得困難比較多，真是萬事開頭難，不知道如何入手。此外，還得出一個結(jié)論：知識必須通過應(yīng)用才能實現(xiàn)其價值！有些東西以為學(xué)會了，但真正到用的時候才發(fā)現(xiàn)是兩回事，所以我認為只有到真正會用的時候才是真的學(xué)會了。ARM7可以包含超過5個的指令組，即進行數(shù)據(jù)處理、數(shù)據(jù)分支、數(shù)據(jù)轉(zhuǎn)移和協(xié)作處理器，前三個指令組的設(shè)計和驗證系統(tǒng)是用來描述在24部分，現(xiàn)場可編程門陣列圖像加速器包含的圖像采集算法通常是在8051系列CPU中完成，部分5描述系統(tǒng)單晶體建設(shè)和驗證導(dǎo)致ARM7作為一個圖像加速的界面控制器，最后的結(jié)論將被描述在部分6。自從中央處理器電路可以被添加，他也可以拿走一些無用的組態(tài)來縮小現(xiàn)場可編程門陣列的設(shè)計。ARM7系統(tǒng)配置圖1顯示在ARM7系統(tǒng)包括一個寄存器（REG）含有1632位寄存器、內(nèi)存（MEM）、數(shù)據(jù)處理單元（DTU）、控制單元（CON）為組織和系統(tǒng)的操作序列。如果條件極值是二進制的指令數(shù)就可能包括4*28=112。圖1：ARM7系統(tǒng)配置的28個中央處理器指令補充分支和數(shù)據(jù)轉(zhuǎn)移指令和控制單元、分支和數(shù)據(jù)傳輸電路圖2顯示原理框圖中數(shù)據(jù)通道和控制數(shù)據(jù)為增加分支和數(shù)據(jù)轉(zhuǎn)移指令組，圖2和圖1相比，不斷提升的復(fù)雜性可以發(fā)現(xiàn)數(shù)據(jù)通道結(jié)構(gòu)、多路輸入中央處理器的間接尋址和控制單元（CON）。分支指令用于改變程序的執(zhí)行序列，通常是通過改變程序計數(shù)器的值來完成的，數(shù)據(jù)傳送指令涉及到單個和多個之間的數(shù)據(jù)傳輸和存儲為寄存器如圖2所示。圖2：ARM7框圖包含分支、數(shù)據(jù)轉(zhuǎn)移和中央處理器指令、控制單元當更多的指令被添加進系統(tǒng)，控制單元就變得越來越龐大和復(fù)雜，在圖2右下角落的控制單元有比圖1更多的輸入和輸出端，控制單元實際上是一種有限狀態(tài)機，實現(xiàn)形式顯示在圖3的狀態(tài)圖中，大部分在ARM7中的指令在執(zhí)行過程中只有三個狀態(tài)，也就是取碼F、解碼D和執(zhí)行E，長乘法（64位的產(chǎn)品）和分支連接（bl）指令都各自的需要額外的E1和E2狀態(tài)。圖3：控制單元圖和從圖2框圖擴大的控制單元模塊工作板展示平臺圖4顯示了自主開發(fā)的現(xiàn)場可編程門陣列工作板提供了80萬門數(shù)賽靈思公司現(xiàn)場可編程門陣列芯片（xcv800）在中心中，ARM7中每36個指示就被驗證了在工作，幾個程序如分類揀選、算術(shù)運算和計數(shù)器被鍵入進行驗證，圖5顯示了工作板在運行一個通過鍵盤輸入的24小時時間程序在右下角落和全部24小時時鐘電路通過并行接口都裝進現(xiàn)場可編程門陣列芯片，這7段顯示的030903是單幀采集在3小時9分鐘3秒時這個24小時時鐘程序開始運行。但是在接下來的段落里，重點是在ARM7處理器接口的應(yīng)用在圖像采集和處理單元（IPU）[5]，執(zhí)行于300K計數(shù)的現(xiàn)場可編程門陣列芯片（xc2s300e）。圖6：。圖7：莉娜的照片通過這個實驗采集、卷積和排序是通常做成系列形式，現(xiàn)在將他們整合在一個單一的現(xiàn)場可編程門陣列芯片中。圖7顯示實驗結(jié)果利用莉娜的照片作為原始圖像，在使用圖6a中ARM7單片機執(zhí)行600k計數(shù)用一個總數(shù)是800K的計數(shù)現(xiàn)場可編程門陣列2芯片，IPU使用一個300K計數(shù)的現(xiàn)場可編程門陣列1芯片來執(zhí)行70K計數(shù)。這種設(shè)計模式將成為一種片上系統(tǒng)設(shè)計的現(xiàn)場可編程門陣列的版本。因為所有計算在圖像處理完成圖像加速器電路，然后它可以是取出閑置的32*32乘數(shù)（占空間可以達到150k左右的計數(shù)）同時保證空間可以得到70k計數(shù)圖像加速器能被包括在里面。原文說明原文說明的內(nèi)容是： 譯文的外文原文題名：ARM Based Microcontroller for Image Capturing in FPGA Design作者：ChiJeng Chang, WuTing Wu, HuiChing Su, ZenYi Huang, and HsinYen Li來源：ISVC 2005, LNCS 3804, PP. 672677, 2005.