【正文】 ）時(shí)，minute0則進(jìn)行一次計(jì)數(shù)，按照此規(guī)律進(jìn)行時(shí)間的計(jì)數(shù)。 秒自動(dòng)計(jì)時(shí)子模塊 second_counter構(gòu)功能圖如 2424 所示，流程圖如 2425 所示。圖 2426 分自動(dòng)計(jì)時(shí)子模塊的結(jié)構(gòu)功能圖 小時(shí)自動(dòng)計(jì)時(shí)子模塊 hour_counter結(jié)構(gòu)功能圖如 2427所示，流程圖同理于 2425所示。 開(kāi) 始初始化，將當(dāng)前時(shí)間賦予設(shè)置后的時(shí)間Timeset_EN=1？disp_drive3’b101?disp_drive= disp_drive+3’b1disp_drive=3’b0依 SW2，按位進(jìn)行數(shù)字調(diào)整結(jié) 束圖 2428 時(shí)間設(shè)置模塊的流程圖圖 2429 時(shí)間設(shè)置模塊的結(jié)構(gòu)功能圖圖 24210 時(shí)間設(shè)置模塊的波形仿真圖表 23 時(shí)間設(shè)置模塊的端口說(shuō)明輸入端口 功能TimeSet_EN 時(shí)間設(shè)置使能，當(dāng)其電平為高時(shí)，時(shí)間設(shè)置有效SW1,SW2 調(diào)整鍵 1 與調(diào)整鍵 2 輸入信號(hào)hour1,hour0 當(dāng)前時(shí)間的小時(shí)數(shù)輸入minute1,minute0 當(dāng)前時(shí)間的分鐘數(shù)輸入second0,second1 當(dāng)前時(shí)間的秒數(shù)輸入輸出端口 功能hour_set1,hour_set0 設(shè)置時(shí)間后的小時(shí)數(shù)minute_set1,minute_set0 設(shè)置時(shí)間后的分鐘數(shù)second_set1,second_set0 設(shè)置時(shí)間后的秒數(shù)disp_drive 設(shè)置中的閃爍顯示設(shè)置當(dāng) Timeset_EN 為 1 時(shí)，即實(shí)現(xiàn)時(shí)間設(shè)置功能。SW2 實(shí)現(xiàn)相應(yīng)得位的數(shù)值得調(diào)整，即每出現(xiàn)一個(gè) SW2 上升沿，相應(yīng)位的數(shù)值增加 1。 開(kāi) 始依輸入條件，判斷是自動(dòng)顯示時(shí)間，或顯示調(diào)整后的時(shí)間Timeset_EN=1？顯示設(shè)置后的時(shí)間 顯示自動(dòng)模式時(shí)的時(shí)間結(jié) 束圖 24211 多路選擇模塊的流程圖圖 24212 多路選擇模塊的結(jié)構(gòu)功能圖圖 24213 多路選擇模塊的波形仿真圖表 24 多路選擇模塊的端口說(shuō)明輸入端口 功能TimeSet_EN 時(shí)間設(shè)置使能信號(hào)hour1,hour0 自動(dòng)模式中當(dāng)前時(shí)間的小時(shí)數(shù)輸入minute1,minute0 自動(dòng)模式中當(dāng)前時(shí)間的分鐘數(shù)輸入second0,second1 自動(dòng)模式中當(dāng)前時(shí)間的秒數(shù)輸入hour_set1,hour_set0 時(shí)間設(shè)置后的小時(shí)數(shù)輸入minute_set1,minute_set0 時(shí)間設(shè)置后的分鐘數(shù)輸入second_set1,second_set0 時(shí)間設(shè)置后的秒數(shù)輸入輸入端口 功能hour_1,hour_0 當(dāng)前需要顯示的小時(shí)輸出minute_1,minute_0 當(dāng)前需要顯示的分鐘輸出second_0,second_1 當(dāng)前需要顯示的秒輸出TimeSet_EN 是時(shí)間設(shè)置使能信號(hào)，當(dāng) TimeSet_EN 為 1 時(shí)，顯示調(diào)整后的時(shí)間，當(dāng) TimeSet_EN 為 0 時(shí)，則顯示自動(dòng)工作時(shí)的信號(hào)。根據(jù) TimeSet_EN 的不同變化，輸出值會(huì)發(fā)生相應(yīng)的變化。圖 24214 時(shí)間顯示動(dòng)態(tài)位選模塊的結(jié)構(gòu)功能圖圖 24215 (a) 時(shí)間顯示動(dòng)態(tài)位選模塊的波形仿真圖圖 24215 (b) 時(shí)間顯示動(dòng)態(tài)位選模塊的波形仿真圖表 25 時(shí)間顯示動(dòng)態(tài)位選模塊的端口說(shuō)明輸入端口 功能clk_1kHz 1kHz 時(shí)鐘信號(hào)輸入，用于動(dòng)態(tài)顯示時(shí)間clk_200Hz 200Hz 時(shí)鐘信號(hào)輸入，用于閃爍顯示時(shí)間Time_EN 時(shí)間自動(dòng)工作模式使能TimeSet_EN 時(shí)間設(shè)置使能Stopwatch_EN 鬧鐘設(shè)置使能Timeset_disp_drive時(shí)間設(shè)置數(shù)據(jù)顯示的同步信號(hào)輸出端口 功能time_disp_select 顯示動(dòng)態(tài)位選輸出信號(hào)TimeSet_EN 表示時(shí)間設(shè)置使能， Time_EN 表示時(shí)間自動(dòng)顯示使能，clk_1kHz 用于動(dòng)態(tài)顯示時(shí)間， clk_200Hz 用于閃爍顯示時(shí)間， timeset_disp_drive表示時(shí)間設(shè)置數(shù)據(jù)顯示的同步信號(hào)，time_disp_select 表示顯示動(dòng)態(tài)位選輸出信號(hào)。圖 24216 顯示模塊的部分結(jié)構(gòu)功能圖圖 24217 顯示模塊的部分波形仿真圖顯示原理采用的是七段數(shù)碼管的顯示原理，如 24218 所示：圖 24218 七段數(shù)碼管的顯示原理 秒表 stopwatch該模塊實(shí)現(xiàn)秒表的功能，在實(shí)際中，可以通過(guò)改變自動(dòng)工作模式下的時(shí)間的計(jì)數(shù)時(shí)鐘的頻率來(lái)實(shí)現(xiàn)秒表的功能，流程圖如 24225 所示，結(jié)構(gòu)功能圖如24226 所示，波形仿真圖如 24227 所示。 日期自動(dòng)顯示和日期設(shè)置 date_main該模塊實(shí)現(xiàn)日期的顯示和日期的調(diào)整與設(shè)置，結(jié)構(gòu)功能圖如 24228 所示。圖 24229 日期自動(dòng)工作模塊的結(jié)構(gòu)功能圖圖 242230(a) 日期自動(dòng)工作模塊的波形仿真圖圖 24230(b) 日期自動(dòng)工作模塊的波形仿真圖表 27 日期自動(dòng)工作模塊的端口說(shuō)明輸入端口 功能EN1 自動(dòng)工作模式下的遞增使能信號(hào)，來(lái)自時(shí)間模塊的進(jìn)位EN2 手動(dòng)設(shè)置或調(diào)整日期使能信號(hào)輸出端口 功能month1,month0 當(dāng)前的月份day1,day0 當(dāng)前的日期E01 當(dāng)前工作模式指示 日期的設(shè)置 setdate該模塊用于日期，結(jié)構(gòu)功能圖如 24231 所示。鬧鐘一直處于工作狀態(tài)，當(dāng)前時(shí)間（hour1 ，hour0，minute1 ，minute0 ，second1，second0）與設(shè)置的鬧鐘時(shí)間相比較，當(dāng)小時(shí)、分鐘、秒鐘的時(shí)間完全相同時(shí)，則鬧鈴響，輸出信號(hào) alarm 為有效信號(hào) 1。 陽(yáng)歷轉(zhuǎn)陰歷模塊 swicthto該模塊實(shí)現(xiàn)的功能包括陽(yáng)歷日期轉(zhuǎn)換為對(duì)應(yīng)的陰歷日期，結(jié)構(gòu)功能圖如 24225 所示，表 29 為模塊的輸入口和輸出口的說(shuō)明。開(kāi)始，輸入 1kHz 時(shí)鐘信號(hào)posedge clkCNT4?輸出 200Hz時(shí)鐘信號(hào)f200Hz CNT=CNT+1posedge f200HzCNT22?CNT2=CNT2+1輸出 60Hz 時(shí)鐘信號(hào)posedge f200HzCNT3199?CNT3=CNT3+1輸出 1Hz 時(shí)鐘信號(hào)結(jié) 束圖 24222 分頻模塊的流程圖clk f1000Hzf200Hzf60Hzf1Hzfdivinst圖 24223 分頻模塊的結(jié)構(gòu)功能圖圖 24224 分頻模塊的波形仿真圖表 210 鬧鐘模塊的端口說(shuō)明輸入端口 功能clk 全局系統(tǒng)時(shí)鐘輸出端口 功能F1000Hz 1000Hz 時(shí)鐘信號(hào)f200Hz 200Hz 時(shí)鐘信號(hào)f60Hz 60Hz 時(shí)鐘信號(hào)f1Hz 1Hz 時(shí)鐘信號(hào)clk 是輸入的時(shí)鐘信號(hào)，然后進(jìn)行分頻，分別產(chǎn)生所需的時(shí)鐘信號(hào)。由于本次設(shè)計(jì)用到多個(gè)非同步時(shí)鐘信號(hào)，故還需要調(diào)用平臺(tái)中的鎖相環(huán)進(jìn)行時(shí)鐘信號(hào)的頻率和相位的調(diào)整。這樣才能保證設(shè)計(jì)的正確運(yùn)行。設(shè)置好后，保存文件。編譯結(jié)束后，只要沒(méi)有錯(cuò)誤就可以。 下載硬件配置文件和運(yùn)行軟件程序首先安裝 USB‐Blaster ，把 USB‐Blaster 連接到計(jì)算機(jī)的 USB 口，另一端接到平臺(tái)核心板的 FPGA JTAG 口，然后通上 12v 電源， （注意：不能在帶電的情況下插拔 USB‐ Blaster） 。最后，相應(yīng)的配置下載的環(huán)境， 文件到 flash 中，以實(shí)現(xiàn)系統(tǒng)的功能。硬件部分的設(shè)計(jì)在系統(tǒng)的整體設(shè)計(jì)中的地位至關(guān)重要，沒(méi)有良好的正確的硬件部分設(shè)計(jì)，編好的軟件程序就沒(méi)法下到開(kāi)發(fā)板中，也就沒(méi)有辦法讓開(kāi)發(fā)板上的“cpu ”執(zhí)行軟件部分。這樣就造成系統(tǒng)邏輯上的混亂，影響各具體功能的實(shí)現(xiàn)。經(jīng)過(guò)延遲電路后，在經(jīng)過(guò)一級(jí)微分電路，將被延遲的周期脈沖還原成和系統(tǒng)時(shí)鐘周期一樣的脈沖，這樣在按鍵的過(guò)程中，就會(huì)濾除不需要的脈沖，而得到穩(wěn)定的和系統(tǒng)時(shí)鐘周期一樣的按鍵脈沖，從而實(shí)現(xiàn)消抖。? 調(diào)整鍵 1（SW1）：主要用于鬧鐘設(shè)置、日期顯示與調(diào)整、秒表、時(shí)間調(diào)整與設(shè)置中的位置選擇按鈕，與功能鍵配合使用。? 調(diào)整鍵 2：主要用于鬧鐘設(shè)置、日期顯示與調(diào)整、秒表、時(shí)間調(diào)整與設(shè)置中的調(diào)整按鈕，與功能鍵配合使用。第八章 測(cè)試設(shè)備1. 博創(chuàng)公司提供的 FPGA2C35II 型開(kāi)發(fā)板。 時(shí)間自動(dòng)顯示：在該狀態(tài)時(shí)，通過(guò) 61號(hào)數(shù)碼管進(jìn)行顯示，其中 65號(hào)顯示小時(shí)，43 號(hào)顯示分鐘，21 號(hào)顯示秒。 時(shí)間調(diào)整模塊：在該狀態(tài)時(shí)，通過(guò) 61號(hào)數(shù)碼管進(jìn)行顯示，用 SW1進(jìn)行位選控制，選中的數(shù)碼管被點(diǎn)亮，用 SW2進(jìn)行選中位的加操作。通過(guò) SW1和 SW2進(jìn)行控制，SW1 進(jìn)行清零和再計(jì)時(shí)功能，SW2 進(jìn)行暫停和在當(dāng)前的計(jì)時(shí)時(shí)間上繼續(xù)進(jìn)行計(jì)時(shí)。 日期顯示：該狀態(tài)下，可以通過(guò) 81號(hào)數(shù)碼管來(lái)顯示現(xiàn)在的日期，其中85號(hào)顯示年份，43 顯示月份，21 顯示天。 農(nóng)歷顯示：在該狀態(tài)下，通過(guò) 81號(hào)數(shù)碼管來(lái)顯示，其中 85號(hào)顯示年份，43 顯示月份，21 顯示天。FPGA 采用并行的輸入輸出方式，提高了系統(tǒng)的處理速度，適合作為大規(guī)模實(shí)時(shí)系統(tǒng)的控制核心。本文主要講述了數(shù)字設(shè)計(jì)的相關(guān)內(nèi)容，Quartus II的相關(guān)內(nèi)容，電子萬(wàn)年歷的發(fā)展歷史，以及電子萬(wàn)年歷的設(shè)計(jì)與實(shí)現(xiàn)，包括電子萬(wàn)年歷的功能劃分，電子萬(wàn)年歷的Verilog HDL設(shè)計(jì)實(shí)現(xiàn)等內(nèi)容。通過(guò)使用Quartus Ⅱ軟件，在計(jì)算機(jī)上進(jìn)行編譯、仿真。參考文獻(xiàn)(1) 褚振勇，翁木云. FPGA 設(shè)計(jì)與應(yīng)用（第二版） ，西安電子科技大學(xué)出版社，2022.(2) 侯伯亨，顧新. VHDL 硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)修訂版，西安電子科技大學(xué)出版社，2022.(3) 趙曙光，郭萬(wàn)有 . 可編程邏輯器件原理，西安電子科技大學(xué)出版社，2022.(4) 徐志軍，徐光輝 . CPLD/FPGA 的開(kāi)發(fā)與應(yīng)用，電子工業(yè)出版社，2022. (5) 夏宇聞， Verilog HDL 數(shù)字系統(tǒng)設(shè)計(jì)教程，北京航空航天大學(xué)出版社，2022.(6) 黃智偉， FPGA系統(tǒng)設(shè)計(jì)與實(shí)踐,電子工業(yè)出版社，2022.(7) 王金明等，數(shù)字系統(tǒng)設(shè)計(jì)與verilog HDL,電子工業(yè)出版社， 202