電子密碼鎖04891-閱讀頁(yè)
2025-06-07 18:32本頁(yè)面
【正文】 PORT(DATA_BCD:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 七段譯碼輸出信號(hào)END YM。 WHEN0001=DOUT7=0000110。 WHEN0011=DOUT7=1001111。 WHEN0101=DOUT7=1101101。 WHEN0111=DOUT7=0000111。 WHEN1001=DOUT7=1101111。 END CASE。 END ARCHITECTURE ART。Sel位鍵盤掃描信號(hào)。當(dāng)按下*鍵，可清除所有輸入的數(shù)字，顯示為“”。接著輸入4位數(shù)字，再按下鍵，就可以將4位數(shù)字作為新密碼。密碼解鎖：按下99鍵可輸入密碼解鎖，假如輸入“7865”這個(gè)密碼，然后按下鍵，系統(tǒng)將比較鍵盤輸入的數(shù)碼和寄存器中的數(shù)碼，如果一致，就會(huì)給出一個(gè)開鎖信號(hào)，密碼鎖開鎖；否則密碼輸入無(wú)效。 同時(shí)Altera Quartus II 設(shè)計(jì)軟件是業(yè)界唯一提供FPGA和固定功能HardCopy器件統(tǒng)一設(shè)計(jì)流程的設(shè)計(jì)工具。系統(tǒng)設(shè)計(jì)者現(xiàn)在能夠用Quartus II軟件評(píng)估HardCopy Stratix器件的性能和功耗，相應(yīng)地進(jìn)行最大吞吐量設(shè)計(jì)，對(duì)于學(xué)自動(dòng)化的我們掌握好這款軟件就顯得由為重要。除了含有許多具有硬件特征的語(yǔ)句外，VHDL的語(yǔ)言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。總之，通過(guò)這次課設(shè)使我對(duì)一門新的知識(shí)有了一定的了解，初步掌握了VHDL語(yǔ)言和quartus軟件的使用。 參考文獻(xiàn)[1] 譚會(huì)生， ：[2] ：武漢理工大學(xué)教材中心，[3] 林敏, .電子工業(yè)出版社，2002 [4] 潘松, . 電子科技大學(xué)出版社，2000 [5] 陳雪松,滕立中, VHDL入門與應(yīng)用. 人民郵電出版社,2000[6] 王毅平,張振榮, VHDL編程與仿真. 人民郵電出版社,2000附錄完整的程序如下：LIBRARY IEEE。USE 。ENTITY miamsuo ISPORT(CLK_1K: IN STD_LOGIC。 DATA_N: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 FLAG_N: OUT STD_LOGIC。 CQD: OUT STD_LOGIC。 CSR: OUT STD_LOGIC_VECTOR(1 DOWNTO 0))。ARCHITECTURE ART OF miamsuo IS SIGNAL C_QD: STD_LOGIC。 SIGNAL N,F: STD_LOGIC_VECTOR(3 DOWNTO 0)。 SIGNAL SEL: STD_LOGIC_VECTOR(3 DOWNTO 0)。 SIGNAL C: STD_LOGIC_VECTOR(2 DOWNTO 0)。 DATA_F=F。 FLAG_F=FF。 CSR=C_SR。 C(0)=KEY_IN(0)。 C(2)=KEY_IN(2)。EVENT AND CLK_1K=39。)THEN Q=Q+1。 C_QD=Q(3)。 END PROCESS。END BLOCK COUNTER。 BEGIN PROCESS(C_QD) BEGIN Z=C_SRamp。 IF(C_QD39。139。 WHEN00011=N=0001。 WHEN00110=N=0011。 WHEN01101=N=0101。 WHEN10011=N=0111。 WHEN10110=N=1001。 END CASE。 IF C_QD39。139。 WHEN11110=F=0001。 END CASE。 END PROCESS。 FF=F(2) OR F(0)。END ARCHITECTURE ART。 DATA_F: IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 FLAG_F: IN STD_LOGIC。 SETIN: BUFFER STD_LOGIC。 CQD: IN STD_LOGIC。 DATA_BCD: OUT STD_LOGIC_VECTOR(15 DOWNTO 0))。ARCHITECTURE ART OF CTRL IS SIGNAL ACC,REG:STD_LOGIC_VECTOR(15 DOWNTO 0)。EVENT AND CQD=39。 THEN IF FLAG_F=39。 THEN IF(DATA_F=0100)THEN ACC=1111111111111111。039。039。039。039。039。139。139。 WHEN01010101=SETIN=39。 ACC=1111111111111111。139。 END CASE。139。039。039。039。 ELSIF(SETIN=39。)THEN IF(OLD=39。)THEN IF(ACC=REG)THEN OLD=39。 ELSE SETIN=39。 OLD=39。 END IF。 SETIN=39。 END IF。 END IF。 ELSIF FLAG_N=39。 THEN ACC=ACC(11 DOWNTO 0)amp。 END IF。 END PROCESS。 END ARCHITECTURE ART。 DOUT7: OUT STD_LOGIC_VECTOR(6 DOWNTO 0))。ARCHITECTURE ART OF YM ISBEGIN PROCESS(DATA_BCD) BEGIN CASE DATA_BCD IS WHEN0000=DOUT7=0111111。 WHEN0010=DOUT7=1011011。 WHEN0100=DOUT7=1100110。 WHEN0110=DOUT7=1111101。 WHEN1000=DOUT7=1111111。 WHEN OTHERS=DOUT7=0000000。 END PROCESS。20
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1