【正文】 1 ???G ACBCAB ???A B CCBACBACBA2 ????G(5) 畫出邏輯圖 A B C A B C amp。 amp。 amp。 amp。 amp。 在組合邏輯電路中，部分常用電路經(jīng)常被制成集成芯片，稱為 組合邏輯器件 。 在數(shù)字系統(tǒng)中 ,經(jīng)常需要賦予選定的一系列二進制代碼以 固定的含義，這個過程稱為 編碼 。 amp。 1 1 1 1 1 1 1 Y3 Y2 Y1 I0 0 （ 2） 設計二 十進制編碼器 二 – 十進制編碼器就是將對應于十進制的十個代碼編 制成二進制代碼 (BCD碼 )。 42例如將十進制數(shù) 0~9 編成二進制代碼的電路 表示十進制數(shù) 4位 10個 編碼器 高低電平信號 二進制代碼 2）列功能表： 列編碼表： 四位二進制代碼可以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示 0~9十個數(shù)碼，最常用的是 8421碼。 amp。 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9 Y3 Y2 Y1 Y0 二、譯碼器和顯示電路 譯碼是編碼的逆過程，是將某二進制編碼翻譯成對應的 信號或十進制數(shù)碼。也叫 線 譯碼器。其邏輯符號如圖所示。 nn 2? Y3 Y2 Y1 Y0 A1 A0 Y6 Y7 Y5 Y4 741LS38 A2 S3 S2 S1 +5V （ 1） 功能表 輸 入 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 輸 出 A0 A1 A2 （ 2） 邏輯表達式 當譯碼器正常工作時，有： 0121 AAAY ?0120 AAAY ?0122 AAAY ?0123 AAAY ?0124 AAAY ?0125 AAAY ?0126 AAAY ?0127 AAAY ?（ 3） 邏輯圖 1 1 1 amp。 amp。 amp。 amp。 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 1 1 1 0 0 0 0 0 0 0 A0 A0 A0 A1 A1 A1 A2 A2 A2 amp。 最常用的是七段顯示器，這是一種發(fā)光二極管器件，分 共陰極 和 共陽極 二種。 BABAS ??三、加法器 1．半加器 半加運算是指只進行本位兩個數(shù)的相加。 半加器的真值表 半加器的邏輯圖 半加器的邏輯符號 半加器的邏輯表達式 CO A B S C ? A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 amp。 A、 B是兩個加數(shù)， S— 本位和； C— 進位數(shù)。 觸發(fā)器是組成時序邏輯電路的基本單元。觸發(fā)器有兩個互補的輸出端，分別記作 和 。在任一時刻，觸發(fā)器只處于一種穩(wěn)定狀態(tài)，只有接到信號，才由一種穩(wěn)定狀態(tài)翻轉到另一穩(wěn)定狀態(tài)。觸發(fā)器。它由與非門構成。 Q Q amp。 字母上面 橫杠表示 低電平有效 基本 RS觸發(fā)器的工作原理 amp。 門 2 0 次態(tài) Q n+1=0, Q n+1=1 1 1 1 1 0 觸發(fā)器 現(xiàn)態(tài) Qn=1， R=0, S=1 有 0出1 全 1出 0 觸發(fā)器 現(xiàn)態(tài) Qn=0， R=0, S=1 次態(tài) Q n+1=0, Q n+1=1 觸發(fā)器狀態(tài)由 1變?yōu)?0， 置 0功能！ 觸發(fā)器狀態(tài)不變， 仍為置 0功能！ 1 歸納： 基本的 RS觸發(fā)器的兩個與非門通過 反饋線 交叉組合 在一起。 基本 RS觸發(fā)器的工作原理 amp。 門 2 1 次態(tài) Q n+1=1, Q n+1=0 0 0 0 1 1 觸發(fā)器 現(xiàn)態(tài) Qn=0， R=1, S=0 有 0出1 全 1出 0 觸發(fā)器 現(xiàn)態(tài) Qn=1， R=1, S=0 次態(tài) Q n+1=1, Q n+1=0 觸發(fā)器狀態(tài)由 0變?yōu)?1， 置 1功能！ 觸發(fā)器狀態(tài)不變， 仍為置 1功能！ 2 歸納： 只要基本 RS觸發(fā)器的兩個輸入端狀態(tài)不同且輸入端S=0處低電平有效態(tài)，無論輸出 現(xiàn)態(tài) 如何， 次態(tài) 總是為 1，因此通常把 S稱作 置 1端 。 Q R S Q 門 1 amp。輸出不會發(fā)生改變，繼續(xù)保持原來的狀態(tài)。 1 1全 1出 000有 0出1 基本 RS觸發(fā)器的工作原理 amp。 門 2 0 次態(tài) Q n+1=1, Q n+1=1 0 0 1 1 觸發(fā)器 現(xiàn)態(tài) Qn=0， R=0, S=0 有 0出 1 觸發(fā)器的兩個 互非 輸出端 出現(xiàn) 相同 的邏輯混亂情況， 顯然這是觸發(fā)器正常工作條 件下不允許發(fā)生的，因此必 須加以防范。我們把兩輸入同時為 0的狀態(tài)稱為 禁止態(tài) ，電路正常工作時不允許此情況發(fā)生。 由于基本 RS觸發(fā)器不允許輸入同時為低電平，所以加一 約束條件。這種方法很適合在時序邏輯電路的分析 中使用。 置 0 置 1 置 1 禁止 RS保持 置 1 置 1 Q Q 不定 在數(shù)字電路中，凡根據(jù)輸入信號 R、 S情況的不 同，具有置 0、置 1和保持功能的電路，都稱為 RS 觸發(fā)器。下圖為它們的管腳排列圖： 16 15 14 13 12 11 10 9 74LS279 1 2 3 4 5 6 7 8 V CC 4 S 4 R 4 Q 3 S A 3 S B 3 R 3 Q 1 R 1 S A 1 S B 1 Q 2 R 2 S 2 Q GND 16 15 14 13 12 11 10 9 CC4044 1 2 3 4 5 6 7 8 V DD 4 S 4 R 1 Q 2 R 2 S 3 Q 2 Q 4 Q NC 1 S 1 R EN 1 R 1 S V SS 具有時鐘脈沖控制端的 RS觸發(fā)器稱為鐘控 RS觸發(fā)器，也 稱同步 RS觸發(fā)器。 2. 鐘控 RS觸發(fā)器 (1)鐘控 RS觸發(fā)器的結構組成及工作原理 amp。 門 2 門 1 門 1和門 2構成基本的 RS觸發(fā)器 SD RD amp。 門 4 直接置“ 0”端 直接置“ 1”端 門 3和門 4構成 RS引導觸發(fā)器 R S 置“ 0” 輸入端 高電平 有效 置“ 1” 輸入端 高電平 有效 CP Q Q CP端子稱為 時鐘脈沖控制端 。 鐘控 RS觸發(fā)器的工作原理 CP 當時鐘脈沖 CP=0時的情況： 1 設觸發(fā)器現(xiàn)態(tài) Qn=0， Qn=1。 amp。 門 2 門 1 SD RD amp。 門 4 R S Q Q 0 0 1 門 3和門 4因 CP=0而 有 0出 1 1 11 1 0 門 1有0出 1 1 門 2全1出 0 觸發(fā)器次態(tài) Qn+1=0， Qn+1=1 觸發(fā)器狀態(tài)不變， 保持 功能！ 鐘控 RS觸發(fā)器的工作原理 當時鐘脈沖 CP=0時的情況： 1 CP amp。 門 2 門 1 SD RD amp。 門 4 R S Q Q 0 若觸發(fā)器現(xiàn)態(tài) Qn=1， Qn=0時： 1 0 1 0 門 3和門 4仍因 CP=0而 有 0出 1 1 11門 1 全 1出 0 0 門 2 有 0出 1 觸發(fā)器次態(tài) Qn+1=1， Qn+1=0 觸發(fā)器狀態(tài)不變， 保持 功能！ 歸納： 當鐘控 RS觸發(fā)器的時鐘脈沖控制端狀態(tài)為低電平“ 0” 時，無論兩輸入狀態(tài)或輸出現(xiàn)態(tài)如何，觸發(fā)器均保持原來 的狀態(tài)不變！換句話說： 在 CP=0期間鐘控 RS觸發(fā)器不能被 觸發(fā)，因此狀態(tài)無法改變 ， 為 保持功能 。 amp。 門 3 amp。 amp。 門 3 amp。此時 只要輸入 R=0、 S=1， 無論輸出現(xiàn)態(tài)如何 ， 鐘控 RS觸發(fā)器 均為 置 1功能 。 1 0 1門 4 全 1出 0 1)當輸入 R=0， S=1時 設觸發(fā)器現(xiàn)態(tài) Qn=0， Qn=1 鐘控 RS觸發(fā)器的工作原理 時鐘脈沖 CP=1時的情況： 2 CP amp。 門 2 門 1 SD RD amp。 門 4 R S Q Q 1 1 0 1 0 此時門 4有 0出 1 1 1門 2 全 1出 0 1 0觸發(fā)器次態(tài) Qn+1=0， Qn+1=1 觸發(fā)器狀態(tài)由 1改變?yōu)?0， 置 0功能！ 1 1 0 門 3 全 1出 0 2)當輸入 R=1， S=0時 設觸發(fā)器現(xiàn)態(tài) Qn=1， Qn=0 門 1 有 0出 1 鐘控 RS觸發(fā)器的工作原理 時鐘脈沖 CP=1時的情況： 2 歸納： 當 時鐘脈沖控制端狀態(tài)為高電平“ 1” 時，電路被觸 發(fā)，輸出次態(tài)隨著兩輸入狀態(tài)及輸出現(xiàn)態(tài)發(fā)生改變。為此把 R稱為置 0端，高電平有效。 amp。 門 3 amp。 amp。 門 3 amp。 amp。 門 3 amp。但是，當 R和 S均等于 0為無效態(tài)時 ， 則無論輸出現(xiàn)態(tài)如何， 輸出次態(tài)均不發(fā)生改變，此時稱觸發(fā)器為 保持功能 。 amp。 門 3 amp。我們把 兩輸入同時為 1的狀態(tài)稱為 禁止態(tài) 。 反映觸發(fā)器輸入信號取值和狀態(tài)之間對應關系的線段圖形稱為 時序波形圖， 簡稱 時序圖 。 amp。 為簡便起見，主 從 JK觸發(fā)器的置 0 端 和置 1 端沒有畫出。 當 CP 由 1 變?yōu)? 0 時，因 CP=0 ， J、 K狀態(tài)不能進入主 觸發(fā)器，而由于從觸發(fā)器的鐘控端由 0 變?yōu)? 1 ，從而將主觸 發(fā)器的輸出狀態(tài)輸進從觸發(fā)器，其從觸發(fā)器的狀態(tài)等于主觸 發(fā)器的輸出狀態(tài)。 由功能表可以得出 JK觸發(fā) 器的邏輯表達式為 ： 邏輯符號 CP Q J K Q nnn QKQJQ ??? 1 J K 0 0 0 1 1 0 1 1 JK觸發(fā)器狀態(tài)表 0 1 0 1 0 1 0 1 功能 置 1 0 0 1 1 1 0 置 0 保持 0 1 保持 nQnQ 1?nQ CP J K Q 置 1 置 0 翻轉 保持 JK觸發(fā)器時序波形圖 歸納 JK觸發(fā)器的特點： ①邊沿觸發(fā)，即 CP邊沿到來時觸發(fā)。 ③使用方便靈活，抗干擾能力極強，工作速度很高 。 實際應用中大多采用集成 JK觸發(fā)器 。 74LS112雙 JK觸發(fā)器每片芯片包含兩個具有復位 、 置位 端的下降沿觸發(fā)的 JK觸發(fā)器 ， 通常用于緩沖觸發(fā)器 、 計數(shù) 器