【正文】 return random data, and write accesses will have an indeterminate effect.User software should not write 1 s to these unlisted locations, since they may be used in future products to invoke new features. In that case, the reset or inactive values of the new bits will always be 0.Interrupt Registers:The individual interrupt enable bits are in the IE register. Two priorities can be set for each of the five interrupt sources in the IP register.Dual Data Pointer Registers: To facilitate accessing both internal and external data memory, two banks of 16bit Data Pointer Registers are provided: DPO at SFR address locations 82H83H and DP1 at DPS=0 in SFR AUXR1 selects DPO and DPS=1 selects DP1. The user should ALWAYS initialize the DPS bit to the appropriate value before accessing the respective Data Pointer Register.Power Off Flag: The Power Off Flag (POF) is located at bit 4 () in the PCON SFR. POF is set to 1”during power up. It can be set and rest under software control and is not affected by reset.Memory Organization：MCS51 devices have a separate address space for Program and Data Memory. Up to 64Ks address 0A6H), when the WDT opened, take some time to 01EH and 0E1H to WDTRST count register in order to avoid WDT overflow. WDT counter 14 count reached 16383 (3FFFH), WDT will overflow and reset the device. WDT is turned on, it will be with the crystal oscillator in each machine cycle count, which means that users must be less than 16,383 machines each cycle reset WDT, that is to write 01EH and 0E1H to WDTRST register, WDTRST write only register. WDT counter can not be read neither write, when the WDT overflows, it is usually RST pin will reset the output of high pulse. Reset pulse duration for the 98 Tosc, and Tosc = 1/Fosc (crystal oscillation frequency).In order to optimize the work WDT must be at the right time code WDT reset periodically to prevent the WDT overflow.（譯文）單片機(jī)AT89S51的概述AT89S51是美國ATMEL公司生產(chǎn)的低功耗，高性能CMOS 8位單片機(jī)，片內(nèi)含4k bytes的可系統(tǒng)編程的Flash只讀程序存儲器，器件采用ATMEL公司的高密度、非易失性存儲技術(shù)生產(chǎn)，兼容標(biāo)準(zhǔn)8051指令系統(tǒng)及引腳。主要性能參數(shù)：4k字節(jié)在線系統(tǒng)編程(ISP) Flash閃速存儲器三級程序加密鎖32個可編程I/O口線6個中斷源低功耗空閑和掉電模式看門狗(WDT)及雙數(shù)據(jù)指針靈活的在線系統(tǒng)編程(ISP一字節(jié)或頁寫模式)功能特性概述：AT89S51提供以下標(biāo)準(zhǔn)功能：4k字節(jié)Flash閃速存儲器，128字節(jié)內(nèi)部RAM， 32個I/O口線，看門狗（WDT），兩個數(shù)據(jù)指針，兩個16位定時/計數(shù)器，一個5向量兩級中斷結(jié)構(gòu)，一個全雙工串行通信口，片內(nèi)振蕩器及時鐘電路?？臻e方式停止CPU的工作，但允許RAM，定時/計數(shù)器，串行通信口及中斷系統(tǒng)繼續(xù)工作。引腳功能說明：GND：地作為輸出口用時，每位能驅(qū)動8個TTL邏輯門電路，對端口寫‘1’可作為高阻抗輸入端用。在Flash編程時，P0 口接收指令字節(jié)，而在程序校驗時，輸出指令字節(jié)，校驗時，要求外接上拉電阻。P1口：P1是一個帶內(nèi)部上拉電阻的8位雙向I/O口，P1的輸出緩沖級可驅(qū)動(吸收或輸出電流)4個TTL邏輯門電路。作輸入口使用時，囚為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流(In)。對端口寫‘1’，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口，作輸入口使用時，囚為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流(In)。在訪問8位地址的外部數(shù)據(jù)存儲器(如執(zhí)行MOVX Ri指令)時，P2口線卜的內(nèi)容(也即特殊功能寄存器（SFR)區(qū)中P2寄存器的內(nèi)容)，在整個訪問期間不改變。P3口輸出緩沖級可驅(qū)動(吸收或輸出電流)4個TTL邏輯門電路。作輸入端時，被外部拉低的P3 口將用上拉電阻輸出電流（In）。P3 口還接收一些用于Flash閃速存儲器編程和程序校驗的控制信號。RST：復(fù)位輸入。WDT溢出將使該引腳輸出高電平，設(shè)置SFR AUXR 的DISRTO位（地址8EH）可打開或關(guān)閉該功能。即使不訪問外部存儲器，ALE仍以時鐘振蕩頻率的1/6輸出固定的正脈沖信號，囚此它可對外輸出時鐘或用于定時目的。對Flash存儲器編程期間，該引腳還用于輸入編程脈沖（PROG）。該位置位后，只有一條MOVX和MOVC指令A(yù)LE才會被激活。當(dāng)訪問外部數(shù)據(jù)存儲器，沒有兩次有效的PSEN信號。EA/VPP：外部訪問允許。需注意的是：如果加密位LB1被編程，復(fù)位時內(nèi)部會鎖存EA端狀態(tài)。Flash存儲器編程時，該引腳加上+12 V的編程電壓Vpp。XTAL 1：振蕩器反相放大器及內(nèi)部時鐘發(fā)生器的輸入端。XTAL2：振蕩器反相放大器的輸出端。特殊功能寄存器：特殊功能寄存器的于片內(nèi)的空間分布的這些地址并沒有全部占用，沒有占用的地址亦不可使用，讀這些地址將得到一個隨意的數(shù)值。用戶應(yīng)在訪問相應(yīng)的數(shù)據(jù)指針寄存器前初始化DPS位。電源空閑標(biāo)志：電源空閑標(biāo)志（POF）在特殊功能寄存器SFR中PCON的第4位(}，電源打開時POF置‘1’，它可由軟件設(shè)置睡眠狀態(tài)并不為復(fù)位所影響。程序存儲器：如果EA引腳接地(GND)，全部程序均執(zhí)行外部存儲器。 外部復(fù)位時，WDT默認(rèn)為關(guān)閉狀態(tài)，要打開WDT，用戶必須按順序?qū)?1EH和0E1H寫到WDTRST寄存器（SFR地址為OA6H},當(dāng)啟動了WDT，它會隨晶體振蕩器在每個機(jī)器周期計數(shù)，除硬件復(fù)位或WDT溢出復(fù)位外沒有其它方法關(guān)閉WDT，當(dāng)WDT溢出，將使RSF引腳輸出高電平的復(fù)位脈沖。14 位 WDT 計數(shù)器計數(shù)達(dá)到16383（3FFFH），WDT 將溢出并使器件復(fù)位。WDT 計數(shù)器既不可讀也不可寫，當(dāng) WDT溢出時，通常將使 RST 引腳輸出高電平的復(fù)位脈沖。為使 WDT 工作最優(yōu)化，必須在合適的程序代碼時間段周期地復(fù)位 WDT 防止 WDT 溢出