【正文】 CS 左移 4 位加上 IP 的值。 指令地址為 2 0 0 0 0 H + 0 1 0 0 H ——————— 2 0 1 0 0 H SS 段與 SP 或 BP 對應(yīng)； DS/ES 與 SI、 DI、 BX 等結(jié)合使用，串操作時有約定。與 PC 得區(qū)別： CS:IP 標志寄存器：以后詳講。它與 BUS 打交道。它不與系統(tǒng) BUS 打交道。 取指令與執(zhí)行指令操作是并行的，提高了 CPU 的利用率，這種重疊操作SP BP SI DI 微處理器8086CPU，并提出一系列的問題請學生思考 備注 。 早期的計算機取指令、執(zhí)行指令是按照時間順序進行的。如圖： 總線接口單元 8086CPU 與外設(shè)的接口部件，提供 16 位數(shù)據(jù)總線與 20 位地址總線。 8086 有 6 個 Byte 指令隊列；需要兩個指針， OUT與 IN 指針； BIU 有一個專用的地址加法器，用來產(chǎn)生 20 位的物理地址，它的 輸出直接送往地址總線。如內(nèi)存 /I/O 讀寫。 三、 8086 CPU 引腳及其功能 8086:16 位微處理器， 16 位外部數(shù)據(jù)總線 8088:16 位微處理器， 8 位外部數(shù)據(jù)總線 電子科學系 07電子 本 、 07網(wǎng)絡(luò) 專、 07級計 專 《 微機原理與接口技術(shù) 》教案 18 AD15～ AD0：（地址 /數(shù)據(jù)復(fù)用信號） 16 條，雙向，三態(tài)地址 /數(shù)據(jù)線，輸入 /出信號，多路開關(guān)，分時復(fù)用（低 16 位地址線與 16 位數(shù)據(jù)線公用這些引線），從時間上加以區(qū)分。 A19/S6～ A16/S3:地址 /狀態(tài)輸出信號 ，三態(tài) T1 時，作為 MEM 的 A19～ A16地址信號（訪問 I/O 口時，保持低電平）； T2～ T4 時，輸出狀態(tài)信息； S5：中斷允許標志位狀態(tài)（ IF）； S4與 S3：現(xiàn)行使用哪個段 REG； S6指示哪個處理器在使用總線： S6 =0， 8086 使用； S6 =1，其它處理器使用。 5. READY：（輸入）外部器件發(fā)回的準備就緒信號由 MEM 或 I/O 口發(fā)回的應(yīng)答信號， CPU 在 T3 的上升沿檢測該信號，若為高，則準備就緒，不插入 Tw ；若為低，則未準備好，插入 Tw ；系統(tǒng)規(guī)定可插入不超過 10個 Tw。可用軟件屏蔽（ CLI 指令使IF=0）。該信號不能用指令屏蔽，其檢測時間與S4 與 S3 編碼 性能 對應(yīng)的段 REG 0 0 附加數(shù)據(jù) ES 0 1 堆棧段 SS 1 0 代碼段 CS 1 1 數(shù)據(jù)段 DS 電子科學系 07電子 本 、 07網(wǎng)絡(luò) 專、 07級計 專 《 微機原理與接口技術(shù) 》教案 19 INTR 一樣。若 TEST 為低電平， 8086 繼續(xù)執(zhí)行 WAIT 的下一條指令，否則 CPU 處于等待（空閑）狀態(tài)，且重復(fù)測試 TEST 信號；TEST 為高時，處于 WAIT 狀態(tài)， TEST 低電平時退出 WAIT 狀態(tài)。 CLK：時鐘， Vcc 與 GND：電源與地（ IN） 1 INTA：中斷響應(yīng)信號（ OUT）是 INTR 的應(yīng)答信號，在中斷響應(yīng)時發(fā)兩個 INTA 周期。 1 M/IO： MEM 與 I/O 控制信號（ OUT）決定訪問的是 MEM 或者是I/O： M/IO=1，訪問 MEM； M/IO=0，訪問 I/O 口。 鞏固新課： 備注 小結(jié)： 備注 思考問題及探討課題： 備注 作業(yè) ： 1， 7， 8 備注 電子科學系 07電子 本 、 07網(wǎng)絡(luò) 專、 07級計 專 《 微機原理與接口技術(shù) 》教案 20 授課日期： 2020 年 9 月 21日 星期 一 節(jié)次： 第 9~10 次 授課地點： 1 號教學樓 414 多媒體教室 教材章節(jié)： 第 2 章 微處理器和系統(tǒng)結(jié)構(gòu) ～ 教學方法： 多媒體教學 教學目的： 學生通過學習應(yīng)當掌握 Intel 8086 的標志寄存器和堆棧、存儲器組織、總線接口部件、最大模式和最小模式、系統(tǒng)時鐘和總線周期。在復(fù)習第一章“算術(shù)溢出”基礎(chǔ)上引出 標志寄存器和堆棧的部分內(nèi)容。關(guān)于這些問題的討論將會在各小節(jié)逐步展開。 不同的指令對標志的影響是不同的（如傳送類、轉(zhuǎn)移類等指令不影響標志位，而算術(shù)邏輯運算大部分都影響標志位）；反之，不同的標志也影響著指令執(zhí)行的結(jié) 果。 1. CF：進位標志（ Carry Flag） 當運算的結(jié)果在最高位（ 8 位， 16位）上產(chǎn)生一個進位或借位時， CF=1；反之， CF=0。 3. AF：輔助進位標志（ Auxiliary Carry Flag） 在算術(shù)運算中，當一個備注 備注 電子科學系 07電子 本 、 07網(wǎng)絡(luò) 專、 07級計 專 《 微機原理與接口技術(shù) 》教案 21 8 位（或 16 位）數(shù)的低 4 位向高 4 位（即 b3 位向 b4 位）有進位或借位時， AF=1；反之， AF=0。 4. ZF：零標志（ Zero Flag） 當運算結(jié)果為全 ―0‖時， ZF=1；反之， ZF=0。 6． OF：溢出標志（ Overflow Flag） 在算術(shù)運算中，符號數(shù)的運算結(jié)果超出 8 位或（ 16 位）符號數(shù)表達的范圍， OF=1；反之， OF=0。 7. DF：方向標志（ Direction Flag）用于控制字符串操作指令的步進方向。 IF：中斷允許標志（ Interrupt enable Flag）當 IF=1 時，允許中斷；當 IF=0時，禁止中斷。 IF 標志對 NMI 信號或由內(nèi)部中斷（ INT n）無作用。當 TF=0 時，連續(xù)執(zhí)行程序。 硬件堆棧：內(nèi)部寄存器作為堆棧，工作速度快，容量不大： 軟件堆棧：用內(nèi)存作為堆棧，工作速度慢，容量大，內(nèi)存有多大，堆棧就有多大，堆棧由一個堆棧指針 SP 和一個棧區(qū)組成。另外，調(diào)用子程序之前的有關(guān) REG、標志位也要及時正確的保存下來。 電子科學系 07電子 本 、 07網(wǎng)絡(luò) 專、 07級計 專 《 微機原理與接口技術(shù) 》教案 22 什么位置。 SS：標識現(xiàn)行堆棧的基地址； SP：標識現(xiàn)行堆棧的段內(nèi)偏移量。有些處理器或單片機還有 ―向上生成 ‖的棧。空棧時，棧頂與棧底是重合的，隨著壓入棧中數(shù)據(jù)增加，堆棧擴展， SP 減小， SP 始終指向棧頂。 8086 的入棧與出棧彈出操作每次是一個字，而不是一個字節(jié)。 先修改棧針，再壓入數(shù)據(jù)，先壓入高字節(jié)，后壓入低字節(jié)。 出棧操作與入棧操作相反： 1. 先彈出低位內(nèi)容， 修改 SP→ SP+1； 2. 再彈出高位內(nèi)容，再修改 SP→ SP+1； 舉例 2：若 SS=1500H， SP=1000H，執(zhí)行 POP BX（設(shè)棧中數(shù)據(jù) =5678H），看棧針與棧中的內(nèi)容如何變化。取地址數(shù)較小的那個地址做字地址。 例 1：把 5678H 寫入 1002H 單元。 讀：從 1002H 讀出時，讀一個字節(jié)是 34，讀一個字是 1234；從 1001 讀出一個字是 3456H，但讀奇址的字時，需訪問內(nèi)存兩次，忽略掉 78H 與 12H；讀寫字節(jié)時每次數(shù)據(jù)總線上仍是 16 位，忽略掉另一個字節(jié)。 2. 存儲器分段 分段原因 ： CPU 內(nèi)沒有設(shè)置 20 位的地址寄存器，只有 16 位的寄存器，16 位寄存器無法存放 20 位地址，所以把 20 位地址分為基地址（段）和偏移量；分別存放在兩個 16 位寄存器中。 允許段重疊：根據(jù)情況，段與段之間可以重疊，幾個段可以在一個 64K段內(nèi)，但各段的起始地址是不同的。 因為段 REG 為 16 位，所以每 64KByte 為一段。 CPU 中的 BIU 中有一個 20 位地址加法器 ，用來形成 20 位的物理地址。 例如：物理地址為 25000H 邏輯地址：段基址為 2020H，偏移量 5000H 段基址為 2100H，偏移量 4000H 二、輸入 /輸出結(jié)構(gòu) 8086 可訪問 8 位 I/O 端口或 16 位 I/O 端口，若直接尋址方式尋 I/O 端口，用 8 位地址，可訪問 28=256 個端口地址；若用間接尋址方式尋 I/O，用 16 位地址，可訪問 216=64K 個端口地址；間接尋址通過 DX 寄存器，I/O 端口不設(shè)段 REG，可以認為全部端口 都在同一個段內(nèi)。 鞏固新課： ：把字串 12345678H寫入 1000H單元 ，畫出 8086CPU 的讀總線周期 備注 小結(jié)： 對本章的主要內(nèi)容進行小結(jié)，再次點出重點和難點。 的發(fā)展史、特點、發(fā)展趨勢 ，掌握 微機的基本概念、組成、工作原理、特點 以及進位計數(shù)制及其轉(zhuǎn)換。關(guān)于 這些問題的討論將會在各小節(jié)逐步展開。 在數(shù)據(jù)占有總線之前，必須先將總線上的地址碼暫存起來。 地址鎖存器就是一個暫存器，將總線上地址碼暫存起來 8282（或 373）是帶三態(tài)輸出緩沖器的 8 位雙向鎖存器 ，共 20 條引腳。 ALE→ STB 保持 STB 為高電平，則鎖存 器變得透明。 備注 為 激發(fā)學生學習本門課程的興趣，教學素材將主要包括微機發(fā)展 8282 OE STB DI0~DI7 DO0~DO7 電子科學系 07電子 本 、 07網(wǎng)絡(luò) 專、 07級計 專 《 微機原理與接口技術(shù) 》教案 25 2. 雙向總線驅(qū)動器（總線收發(fā)器） ： 地址鎖存是必須的，而數(shù)據(jù)？ 數(shù)據(jù)鎖存不是必須的， M 或 I/O 直接連到數(shù)據(jù)總線上。 數(shù)據(jù)是雙向的，要求驅(qū)動器也是雙向的。 8286 可以提供 32mA 驅(qū)動。（最小組態(tài)如下圖） 2. 最大組態(tài)： 當 MN/MX=0 時， 8086 組成最大組態(tài)，以組成多處理器系統(tǒng)。 （ 1） 在多處理器系統(tǒng)中，任何時刻只能有一個處理器訪問總線，采取的措施是：總線控制器（ 8288）（產(chǎn)生命令和控制時序，提供總線驅(qū)動能力） （ 2） 總線裁決器（ 8289） 有了 8289，才允許多個處理器（ 8086， 8087， 8089 等）駐留在系統(tǒng)總線上，每個處理器都有自己的裁決器，每個裁決器都有一個總線請求信號 BREQ。 裁決器的連接方式有 3 種： ⑴ . 并聯(lián)優(yōu)先權(quán)判別方式（ BREQ 送入優(yōu)先權(quán)編碼器） ⑵ . 串聯(lián)優(yōu)先權(quán)判別方式（與連接位置有關(guān)， 菊花鏈） ⑶ . 循環(huán)優(yōu)先權(quán)判別方式（動態(tài)分配，電路復(fù)雜） 歷史中比較有趣的小故事、典型的應(yīng)用案例以及當前最新的應(yīng)用和發(fā)展趨勢等。諾依曼人物傳記等 。 8284A 組成：晶體震蕩器，一個三分頻器，起同步作用的 READY 信號控制邏輯及復(fù)位 RESET信號產(chǎn)生邏輯。 3） 提供系統(tǒng)復(fù)位控制邏輯 ； 提供起同步作用的 READY 信號。 而一條指令需要一個或若干個總線周期（或機器周期）。 一個總線周期是由若干個 T 狀態(tài)組成的， 8086 的基本總線周期是由 4個 T 狀態(tài)組成的。 授課日期： 2020 年 8 月 31日 星期 一 節(jié)次： 第 13~14 次 授課地點： 1 號教 學樓 414 多媒體教室 教材章節(jié)： 第 2 章 微處理與系統(tǒng)結(jié)構(gòu) ～ 教學方法： 多媒體