【正文】 T=1時(shí)，程序運(yùn)行于 Thumb狀態(tài)? T=0時(shí)，程序運(yùn)行于 ARM狀態(tài)– M控制位 —— 決定了處理器的運(yùn)行模式? 當(dāng)發(fā)生異常時(shí)這些位被改變。M[4:0]10000100011001010011101111101111111模式用戶快中斷中斷管理中止未定義系統(tǒng)ARM的狀態(tài)寄存器保留位 CPSR中的其余位為保留位，當(dāng)改變 CPSR中的條件碼標(biāo)志位或者控制位時(shí)，保留位不要改變，在程序中也不要使用保留位來存儲(chǔ)數(shù)據(jù)。Thumb狀態(tài)下的寄存器組織Thumb狀態(tài)下的寄存器集是 ARM狀態(tài)下寄存器集的子集。本節(jié)內(nèi)容中斷和異常的概念 ARM的異常 ARM的異常中斷響應(yīng)中斷向量和中斷優(yōu)先級(jí) 五、 ARM異常 中斷和異常的概念 中斷和異常的概念 中斷 當(dāng) CPU正在執(zhí)行程序時(shí)，系統(tǒng)發(fā)生了一件急需處理的事件， CPU暫時(shí)停下正在執(zhí)行的程序，轉(zhuǎn)去處理相應(yīng)的事件，事件處理完后， CPU再返回執(zhí)行原來的程序，這種情況稱為中斷。 中斷事件： 引起 CPU產(chǎn)生中斷、并且與 CPU當(dāng)前所執(zhí)行的程序無關(guān)的、由外部硬件產(chǎn)生的事件，也叫中斷源。 常說的中斷： 有時(shí)指的是中斷的本意，有時(shí)指的是外部中斷事件，即外中斷。 CPU響應(yīng)其請(qǐng)求進(jìn)行處理。中斷和異常的概念 異常 是指 CPU在執(zhí)行指令時(shí)出現(xiàn)的錯(cuò)誤，即不正常的情況。如存取數(shù)據(jù)或指令錯(cuò)誤、計(jì)算結(jié)果溢出等。 計(jì)算機(jī)通常是用中斷來處理外中斷和異常，因此下面將二者均稱為異常。 順序流程： 每執(zhí)行一條 ARM指令，程序計(jì)數(shù)器 （ PC）的值加 4；每執(zhí)行一條 Thumb指令，程序計(jì)數(shù)器寄存器（ PC）的值加 2，整個(gè)過程是按順序執(zhí)行。我們需要處理所有的異常，盡管我們可以簡(jiǎn)單的在某些異常處理程序處放置死循環(huán)。 跳轉(zhuǎn)流程： 程序執(zhí)行了跳轉(zhuǎn)指令，則要跳轉(zhuǎn)到特定的地址標(biāo)號(hào)處執(zhí)行，包括跳轉(zhuǎn)到子程序。 216。在當(dāng)異常中斷處理程序執(zhí)行完成后，程序返回到發(fā)生中斷的指令的下條指令處執(zhí)行。 中斷處理與子程序調(diào)用的區(qū)別： 中斷是隨機(jī)的，并且與正在執(zhí)行的程序無關(guān)；子程序調(diào)用是程序的主動(dòng)行為，并且與正在執(zhí)行的程序密切相關(guān)。復(fù)位后， ARM處理器在禁止中斷的管理模式下，從地址 0x00000000或0xFFFF0000開始執(zhí)行指令。若協(xié)處理器沒有響應(yīng)，就會(huì)出現(xiàn)未定義指令異常。ARM的異常? 軟件中斷異常– 該異常由執(zhí)行 SWI指令產(chǎn)生，可使用此機(jī)制進(jìn)行軟件仿真。? 數(shù)據(jù)中止（訪問數(shù)據(jù)存儲(chǔ)器中止）– 若處理器數(shù)據(jù)訪問指令的地址不存在，或該地址不允許當(dāng)前指令訪問時(shí)，產(chǎn)生數(shù)據(jù)中止異常。– 系統(tǒng)的外設(shè)可通過該異常請(qǐng)求中斷服務(wù)。– FIQ支持?jǐn)?shù)據(jù)傳送和通道處理，并有足夠的私有寄存器，從而在應(yīng)用中可避免對(duì)寄存器保存的需求，減少了開銷。ARM處理器對(duì)異常中斷的響應(yīng)過程如下 ： 保存返回地址 將引起異常指令的下一條指令的地址保存到新的異常模式 x下的 R14，即 R14mode中，使異常處理程序執(zhí)行完后能正確返回原程序。 ARM異常中斷響應(yīng) 設(shè)置當(dāng)前狀態(tài)寄存器 CPSR中的相應(yīng)位178。設(shè)置中斷標(biāo)志位 （ CPSR［ 6］ =1），禁止 IRQ中斷；178。 轉(zhuǎn)去執(zhí)行中斷處理程序 取相應(yīng)的中斷向量給程序計(jì)數(shù)器 PC，使程序開始執(zhí)行中斷處理程序。ARM異常中斷響應(yīng)ARM異常中斷響應(yīng)ARM處理器對(duì)異常的響應(yīng)過程可以用偽代碼描述如下 ： R14_exception_mode=return link SPSR_exception_mode=CPSR CPSR［ 4： 0］ =exception mode number CPSR［ 5］ =0 /*當(dāng)運(yùn)行于 ARM狀態(tài)時(shí) */ CPSR［ 6］ =1 /*禁止新的 IRQ中斷 */if exceptionmode=Reset or FIQ then CPSR［ 7］ =1 /*當(dāng) Reset 或 FIQ異常中斷時(shí) *//*禁止新 的 FIQ中斷 */ PC=exception vector address 注意使用異常模式下的特有寄存器F 每個(gè)異常模式對(duì)應(yīng)有兩個(gè)寄存器R13_mode、 R14_mode分別保存相應(yīng)模式下的堆棧指針、返回地址；堆棧指針可用來定義一個(gè)存儲(chǔ)區(qū)域保存其它用戶寄存器，在程序初始化時(shí)應(yīng)該對(duì)各種模式堆棧設(shè)置，便于隨時(shí)使用。 ARM異常中斷響應(yīng)二、異常返回 異常返回應(yīng)執(zhí)行的操作 異常處理完畢之后， ARM微處理器會(huì)執(zhí)行以下幾步操作從異常返回：216。216。216。 可以認(rèn)為應(yīng)用程序總是從復(fù)位異常處理程序開始執(zhí)行的，因此復(fù)位異常處理程序不需要返回。如果發(fā)生了 指令 預(yù)取中止異常， 無論是在 ARM狀態(tài)還是Thumb狀態(tài)，其返回指令為：SUBS PC, R14_abt, 4 ；重新執(zhí)行被中止的指令A(yù)RM異常中斷響應(yīng)? 數(shù)據(jù)中止（ Abort ）異常返回如果發(fā)生了 數(shù)據(jù) 中止異常， 無論是在 ARM狀態(tài)還是Thumb狀態(tài)，其返回指令為：SUBS PC, R14_abt, 8重新執(zhí)行被中止的指令? 軟件中斷指令（ SWI） 異常返回 用于進(jìn)入管理模式，常用于請(qǐng)求執(zhí)行特定的管理功能。ARM異常中斷響應(yīng)? 未定義指令異常返回 當(dāng) ARM處理器遇到不能處理的指令時(shí)，會(huì)產(chǎn)生未定義指令異常。 處理器執(zhí)行以下程序返回，無論是在ARM狀態(tài)還是 Thumb狀態(tài)：MOVS PC, R14_und 以上指令恢復(fù) PC（從 R14_und）和 CPSR（從SPSR_und）的值，并返回到未定義指令后的下一條指令。 這是因?yàn)樵谠缙诘?26位地址空間的 ARM處理器中，曾使用地址 0x00000014來捕獲落在地址空間之外的 load和 store存儲(chǔ)器地址。 ARM中斷向量和優(yōu)先級(jí)ARM中斷的優(yōu)先級(jí)ARM中斷向量和優(yōu)先級(jí)優(yōu)先級(jí) 異 常1（最高） 復(fù)位2 數(shù)據(jù)中止3 FIQ4 IRQ5 預(yù)取指令中止6（最低） 未定義指令、 SWI六、 ARM9系列芯片 S3C2410X介紹本節(jié)內(nèi)容芯片主要特性芯片系統(tǒng)結(jié)構(gòu)芯片引腳信號(hào)芯片主要特性主要特性? 具有 16KB指令 Cache、 16KB數(shù)據(jù) Cache和存儲(chǔ)器管理單元 MMU。? 55個(gè)中斷源，可以設(shè)定 1個(gè)為快速中斷，有 24個(gè)外部中斷，并且觸發(fā)方式可以設(shè)定。? 3個(gè)通道的 UART，帶有 16字節(jié)的 TX/RX FIFO，支持 。? 有 2個(gè) USB主機(jī)總線的端口， 1個(gè) USB設(shè)備總線的端口。? 8通道的 10位 A/D轉(zhuǎn)換器，最高速率可達(dá)500kB/s；提供有觸摸屏接口。? 兼容 MMC的 SD卡接口。? 看門狗定時(shí)器。? 有 LCD控制器，支持 4K色的 STN和 256K色的TFT，配置有 DMA通道。? 雙電源系統(tǒng)： ， 和 I/O供電。 ARM920T內(nèi)核由三部分： ARM9內(nèi)核 ARM9TDMI、 32KB的Cache、 MMU。芯片引腳信號(hào) S3C微控制器是272FBGA封