【正文】 在構造體或 BLOCK語句中的過程調用語句為并發(fā)過程調用語句。 過程名（實際參數(shù)表）； 過程語句的調用格式： ?并發(fā)過程調用語句實際上是一個過程調用進程的簡寫 。 ARCHITECTURE … BEGIN PROCESS（ z,q） IS BEGIN vector_to_int （ z， x_flag， q） ； …… END PROCESS； END ARCHITECTURE … 。 ?REPORT后面跟的是設計者所寫的文字串，通常說明錯誤的原因，文字串用雙引號括起來。 VHDL有 4個級別： FAILURE、 ERROR、 WARNING、 NOTE。 在構造體或 BLOCK語句使用的 ASSERT語句為并發(fā)ASSERT語句。 例如： ASSERT（ sendB=?1?) REPORT”sendB timed out at ?1?” SEVERITY ERROR。 驅動源 : 影響驅動器的信號。 雖然 VHDL提供了使用判決函數(shù)處理多驅動源問題的機制，但一般在設計具體的邏輯電路時，不允許對同一信號使用多個并發(fā)語句進行賦值。 USE 。 b: IN STD_LOGIC。 END ENTITY multi_driver。 c=b。 屬性描述語句 VHDL語言中預定義的屬性類型有以下幾種： ? 數(shù)值屬性 ? 函數(shù)屬性 ? 信號屬性 ? 數(shù)據(jù)類型類屬性 ? 數(shù)據(jù)范圍類屬性 除預定義屬性外，用戶可以自定義屬性。 數(shù)值屬性用來得到 標量類型 或 數(shù)組類型 的有關值。 根據(jù)類型的不同，數(shù)值屬性主要包含兩類： ? 標量類型的數(shù)值屬性 ? 數(shù)組類型的數(shù)值屬性 1. 標量類型數(shù)值屬性 一般數(shù)據(jù)的數(shù)值屬性有以下 5種： ?T39。RIGHT—— 得到數(shù)據(jù)類或子類區(qū)間的最右端的值； ?T39。LOW —— 得到數(shù)據(jù)類或子類區(qū)間的低端值； ?T39。 標量類型數(shù)值屬性的書寫格式為： 標量類型 39。 RIGHT表示標量類或子類區(qū)間的右端 ， 它表示約束區(qū)間最右的入口點 。 LOW表示標量類或子類區(qū)間的底端 ， 表示約束區(qū)間的最低值 。 對于整數(shù)和實數(shù)來說，數(shù)值的位置序號值與數(shù)本身的值相等，而對于枚舉類型、數(shù)組類型等用戶自定義的數(shù)據(jù)來說，在說明中較早出現(xiàn)的數(shù)據(jù)，其位置序號值低于較后說明的數(shù)據(jù)。 ARCHITECTURE time1 OF time IS TYPE tim IS (sec,min,hour,day,month,year)。 SIGNAL tim1,tim2,tim3,tim4,tim5,tim6,tim7,tim8:TIME。 BEGIN tim1=tim?LEFT。 得到 year tim3=tim?HIGH。 得到 sec tim5=revers_tim?LEFT。得到 min tim7=revers_tim?HIGH。得到 min tim9=tim39。 得到 TRUE tim10=revers_tim39。得到 FALSE END ARCHITECTURE time1。LENGTH(n) ——得到一個數(shù)組的長度值，該屬性可用于任何標量類數(shù)組和多維的標量類區(qū)間的數(shù)組。 ?39。當一個數(shù)組按升序定義時，返回值為 TRUE，否則為 FALSE。 屬性名 PROCESS(a) IS TYPE bit4 IS ARRAY (0 TO 3) OF BIT。 VARIABLE len1,len2:INTEGER。 len1=4 len2:=bit_strange’LENGTH。 2. 數(shù)組 類型數(shù)值屬性 函數(shù)屬性 所謂函數(shù)屬性是指以函數(shù)的形式 ， 讓設計人員得到有關數(shù)據(jù)類型或信號等的某些信息 。 該返回值可能是枚舉類型數(shù)據(jù)的位置序號 ， 也可能是信號有某種變化的指示 ， 還可能是數(shù)組區(qū)間中的某一個值 。POS(x)——得到輸入 x值得位置序號； ?39。SUCC(x)——得到輸入 x值的下一個值； ?39。LEFTOF(x)——得到鄰接輸入 x值左邊的值； ?39。SUCC(x)=39。 39。LEFTOF(x)。SUCC(x)=39。 39。RIGHTOF(x)。 SUBTYPE revers_time IS time RANGE year DOWNTO sec。 time39。 time39。 reverse_time39。 reverse_time39。 time39。 time39。 reverse_time39。 reverse_time39。 (year, month, day, hous,min,sec) 如果一個枚舉類型數(shù)據(jù)的極限值被傳遞給屬性 39。PRED時， y:=sec。PRED(y)。這是因為，在枚舉數(shù)據(jù)time 中，最小值是 sec， time39。 2. 數(shù)組類型的函數(shù)屬性 利用數(shù)組類型的函數(shù)屬性可得到數(shù)組區(qū)間的信息。 數(shù)組屬性函數(shù)可以分為 4種： ?39。 n代表多維數(shù)組中所定義的多維區(qū)間序號。 ?39。 ?39。 ?39。 遞增區(qū)間： 39。LOW(n) 39。HIGHT(n) 遞減區(qū)間： 39。HIGHT (n) 39。LOW (n) PROCESS(a) IS TYPE bit_range IS ARRAY (31 DOWNTO 0) OF BIT。 BEGIN left_range:=bit_range?LEFT。 得到 0 uprange:=bit_range?HIGH。 得到 0 END PROCESS。 VARIABLE left_range,right_range,uprange,lowrange:INTEGER。 得到 0 right_range:=bit_range?RIGHT。 得到 31 lowrange:=bit_range?LOW。 3. 信號的函數(shù)屬性 VHDL語言規(guī)定： 信號的值發(fā)生改變稱為發(fā)生了一個事件。 信號被刷新不一定產(chǎn)生事件。139。當 J=K=39。時，觸發(fā)器輸出信號在時鐘邊沿到來時保持，則認為觸發(fā)器輸出信號被刷新，但是沒有事件發(fā)生。 信號屬性函數(shù)共有 5種： ?s39。 ?s?LAST_EVENT——該屬性得到一個時間類型的值，即從信號的前一個事件發(fā)生到現(xiàn)在所經(jīng)過的時間。 ?s39。 3. 信號的函數(shù)屬性 （ 1） 屬性 39。LAST_VALUE 屬性 39。 LIBRARY IEEE, USE IEEE. STD_LDGIC_1164. ALL, ENTITY dff IS PORT（ d,clk: IN STD_LOGIC。 END ENTITY dff, ARCHITECTURE dff OF dff IS BEGIN PROCESS (clk) IS BEGIN IF clk39。139。 END PROCESS。 IF clk39。139。139。139。 如果原來的電平為 39。那么邏輯是正確的。X39。為了避免出現(xiàn)這種邏輯錯誤，最好使用屬性39。 IF (clk39。139。LAST_VALUE=39。) THEN 修改后的語句保證時鐘脈沖在變成 39。電平之前一定處于 39。狀態(tài)。LAST_EVENT 屬性 39。該屬性常用于檢查定時時間，如檢查建立時間、保持時間和脈沖寬度等。LAST_EVENT 建立時間 保持時間 建立時間和保持時間示例 建立時間檢查保證數(shù)據(jù)輸入信號在建立時間內不發(fā)生變化；保持時間檢查保證在參考沿后面的一段規(guī)定的保持時間內數(shù)據(jù)輸入信號不發(fā)生變化。 PORT(d,clk: IN STD_LOGIC。 BEGIN setup_check: PROCESS (clk) BEGIN IF clk39。139。LAST_EVENT=setup_time) REPORT ” SETUP VIOLATION” SEVERITY ERROR。 END PROCESS setup_check。 屬性 d39。 （ 3） 屬性 39。LAST_ACTIVE 屬性 39。LAST_ACTIVE在信號被刷新時被觸發(fā)，不管信號值是否發(fā)生改變。ACTIVE將返回布爾量，與屬性與 39。屬性 39。LAST_EVENT類似。 信號屬性不能用于子程序中，否則程序在編譯時會出現(xiàn)編譯錯誤信息。DELAYED[(time)] ——該屬性將產(chǎn)生一個延時信號。 ?s39。 ?s?QUIET[(time)] ——該屬性可建立一個布爾量，在括號內的時間表達式所說明的時間內，若信號沒有被刷新，則屬性可以得到“真”的結果。 (1) 屬性 39。DELAYED可以建立一個所加信號的延遲版本。兩者不同的是，后者要求編程人員用傳送延時賦值的方法記入程序中，而且?guī)в袀魉脱訒r賦值語句的信號是一個新的信號，它必須在程序中加以說明。DELAYED屬性時，如果所說明的延時時間事先未加定義，那么實際的延時時間就被賦值為 0 ns。 LIBRARY IEEE； USE 。 PORT(a,b:IN STD_LOGIC。 END ENTITY and2。 BEGIN inta=TRANSPORT a after a_ipd。 c=inta AND intb after c_opd。 ARCHITECTURE attr OF and2 IS begin c=a39。DELAYED(b_ipd) after c_opd。 (2) 屬性 39。STABLE用來確定信號對應的有效電平，即它可以在一個指定的時間間隔中，確定信號是否正好發(fā)生改變或者沒有發(fā)生改變。 LIBRARY IEEE。 ENTITY pulse_gen IS PORT(a: IN STD_LOGIC。 END ENTITY pulse_gen。STABLE(10 ns)。 0 10 20 30 40 50 60 70 80 a b 如果屬性 39。 ARCHITECTURE rtl OF entity_1 IS SIGNAL c,d:STD_LOGIC。 d=NOT(b AND c)。 END ARCHITECTURE rtl。EVENT) AND (clk=39。) AND (clk39。039。 IF(NOT (clk39。139。LAST_VALUE=39。)) THEN …… END IF。EVENT情況下，在內存有效利用及速度方面將更加有效。STABLE需要建立一個額外的信號，這將使其使用更多的內存。 (3) 屬性 39。QUIET具有與 39。而后者必須是信號值發(fā)生改變才返回“假”。TRANSACTION 屬性 39。139。039。 類型屬性 利用該屬性可以得到所加數(shù)據(jù)類型的基類，僅僅作為其它屬性的前綴來使用，即必須結合數(shù)值屬性或函數(shù)屬性來表示。BASE do_nothing: PROCESS(x) IS TYPE color IS (red,blue,green,yellow,brown,black)。 VARIABLE a:color。BASE39。a=black。BASE39。a=yellow 區(qū)間屬性 (RANGE) 區(qū)間屬性僅用于受約束的數(shù)組類型數(shù)據(jù)，并且可返回所選擇輸入?yún)?shù)的索引區(qū)間。RANGE[(n)] ?a39。RANGE[(n)]將返回一個由參數(shù) n所指出的第 n個數(shù)據(jù)區(qū)間，而’ REVERSE_RANGE將返回一個次序顛倒的數(shù)據(jù)區(qū)間。 BEGIN FOR i IN vect39。 IF vect(i)=?1? THEN result:=result+1。 END LOOP。 END vector_to_int。 ATTRIBUTE max_area OF fifo: ENTITY IS 。 ATTRIBUTE capacitance OF clk, reset: SIGNAL IS 20 pF。 用戶自定義的屬性 用戶自定義屬性的值在仿真中是不能改變的，也不能用于邏輯綜合。