【正文】 X X X X H Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vcc Vpp Vpp Vpp Vpp Vcc DOUT 高阻 高阻 高阻 DIN DIN DOUT 編碼 2764操作方式 2764中第 26腳為 NC， 若改為 A13， 則為27128芯片封裝圖 ， 27128是一塊 16K 8bit的 EPROM芯片 ， 其操作與 2764相同 。 E2PROM的另一個優(yōu)點(diǎn)是 擦除可以按字節(jié)分別進(jìn)行 （ 不像 EPROM擦除時把整個片子的內(nèi)容全變?yōu)?“ 1”） 。 ※ 閃速存儲器可實現(xiàn)大規(guī)模電擦除。 ※ 閃速存儲器可以被擦除和重新編程幾十萬次而不會失效。 (2) 經(jīng)濟(jì)的高密度 Intel的 1M位閃速存儲器的成本按每位計要比靜態(tài) RAM低一半以上。 特點(diǎn)： (3) 可直接執(zhí)行 由于省去了從磁盤到 RAM的加載步驟，查詢或等待時間僅決定于閃速存儲器，用戶可充分享受程序和文件的高速存取以及系統(tǒng)的迅速啟動。便攜式計算機(jī)不再需要消耗電池以維持磁盤驅(qū)動器運(yùn)行，或由于磁盤組件而額外增加體積和重量。 存儲器與 CPU的接口技術(shù) 數(shù)據(jù)總線 控制總線 CPU 地址總線 存 儲 器 圖 CPU與存儲器連接示意圖 一、存儲器與 CPU的連接 (一 ) 存儲器與 CPU連接時應(yīng)注意問題 1. CPU總線的負(fù)載能力。 所以 a. 小系統(tǒng)中 ， CPU與存儲器可直連 ， b. 大系統(tǒng)常加驅(qū)動器 , 在 8086系統(tǒng)中 ,常用 822 8227總線收發(fā)器實現(xiàn)驅(qū)動 。 一般選高速存儲器 ， 避免需要在 CPU有關(guān)時序中插入 TW， 降低 CPU速度 ， 增加 WAIT信號產(chǎn)生電路 。 (1) 確定整機(jī)存儲容量。 (3) 選用存儲器芯片的類型和數(shù)量。 4. 控制信號的連接 一般指存儲器的 WE、 OE、 CS等與 CPU的 RD、 WR等相連 ， 不同的存儲器和 CPU其控制信號也不完全相同 。 2. 存儲器芯片的選擇 (片選 ) CPU對存儲器操作時，先進(jìn)行片選，再從選中芯片中根據(jù)地址譯碼選擇存儲單元進(jìn)行數(shù)據(jù)的存取。 對于多片存儲器芯片構(gòu)成的存儲器其地址編碼的原則是： 一般情況下 ， CPU能提供的地址線根數(shù)大于存儲器芯片地址線根數(shù) ， 對于多片 6264與 8086相連的存儲器 ， A0～ A12作為片內(nèi)選址 ， A13～ A19作為選擇不同的 6264。 片選信號產(chǎn)生的方法 另一種常用的線選法是用高位地址的 每一根線 去分別控制各組芯片的片選端 ?？赡艿倪x擇只有 10（選中芯片甲） 和 01（選中芯片乙） 。 全譯碼法中，對剩余的全部高位地址線進(jìn)行譯碼稱為 全譯碼法。 b. 每組的地址區(qū)間是確定的、唯一的。前一例采用門電路譯碼，后例采用 3~8譯碼器譯碼。究竟輸出 (Y0~Y7)中是哪個有效，則由選擇輸入 CBA決定。單片 2764（ 8K 8位，EPROM）在高位地址 A19~A13=0000110時被選中 。 b. 每組的地址區(qū)間不唯一 ， 有地址重疊 。 關(guān)于部分譯碼法例題見后面內(nèi)容。譯碼時，未使用高位地址線 A1 A18和 A15。 2732 (1) 2732 (4) 2732 (2) 2732 (3) CE CE CE CE Y0 Y1 Y2 Y3 G1 G2A G2B C B A M/IO A17 A16 A14 A13 A12 A11~A0 芯片 A19 ~ A15 A14~A12 A11 ~ A0 一個可用地址范圍 1 00 000 全 0~全 1 00000~00FFFH 2 00 001 全 0~全 1 01000~01FFFH 3 00 010 全 0~全 1 02022~02FFFH 4 00 011 全 0~全 1 03000~03FFFH 圖 部分譯碼 1. 8086存儲器組織 存儲器中 ， 任何兩相鄰的字節(jié)被定義一個字 ， 構(gòu)成字的兩個字節(jié)都有各自的字節(jié)地址 。 (2) 奇數(shù)存儲體與 8086中 D8～ D15相連。 (4) A0和 BHE(高 8位數(shù)據(jù)總線允許 )信號用來選擇存儲體。 表 BHE和 A0組合的對應(yīng)操作 BHE A0 數(shù)據(jù)讀 /寫格式 使用數(shù)據(jù)線 需要的總線周期 0 0 從偶地址讀 /寫一個字 AD15~AD0 一個總線周期 1 0 從偶地址讀 /寫一個字節(jié) AD7~AD0 一個總線周期 0 1 從奇地址讀 /寫一個字節(jié) AD15~AD8 一個總線周期 0 1 1 0 從奇地址讀 /寫一個字 先讀 /寫字的低 8位（在奇體中） 再讀 /寫字的高 8位（在偶體中） AD15~AD8 AD7~AD0 兩個總線周期 2. 連接舉例： 要求用 4K 8的 EPROM芯片 2732， 8K 8的 RAM芯片 6264， 譯碼器 74LS138構(gòu)成 8K字 ROM和 8K字 RAM的存儲器系統(tǒng) ， 如圖 ， 系統(tǒng)配置為最小模式 。 RAM芯片 ， 8K字用 2片 6264芯片組成 ， 片內(nèi)用 13根地址線 A1~A13尋址 。 74LS138譯碼器的輸入端 C， B， A分別連地址線 A16~A14， A0、 BHE用來作為偶體 /奇體存儲器的體選控制信號 。 存儲器的地址范圍為 : 04000H~07FFFH 全 0 ~ 全 1 1 0 0 3組 02022H~03FFFH 全 0 ~ 全 1 1 0 0 0 2組 00000H~01FFFH 全 0 ~ 全 1 0 0 0 0 1組 地址范圍 A12…… A1A0 A13 A14 A15 A16 A17 A18 A19 芯片 注：高位地址線 A1 A1 A17未使用表示取 0、 1均可，此處用 0代替，所以每塊芯片將同時有 23=8個重疊區(qū)。 amp。 amp。 A B C G2A G2B 74LS138 G1 Y0 Y1