【正文】 C）作選擇，對(duì) 5V器件，必須選 “ ” 。 （ 3）鍵 1~鍵 8 ：為實(shí)驗(yàn)信號(hào)控制鍵，此 8個(gè)鍵受 “ 多任務(wù)重配置 ” 電路控制，它在每一張電路圖中的功能及其與主系統(tǒng)的連接方式隨 SW9的模式選擇而變，使用中需參照第二節(jié)中的電路圖。 （ 5） 數(shù)碼管 1~8/發(fā)光管 D1~D16 ：也受 “ 多任務(wù)重配置 ” 電路控制，它們的連線形式也需參照第二節(jié)的電路圖。 （ 7） “ 時(shí)鐘頻率選擇 ” P1A/JP1B/JP1C ：為時(shí)鐘頻率選擇模塊。對(duì)于 “ CLOCK0” JP1C，同時(shí)只能插一個(gè)短路帽，以便選擇輸向 “ CLOCK0” 的一種頻率 ： 信號(hào)頻率范圍： 1Hz – 50MHz（對(duì) GW48CK系統(tǒng)） 信號(hào)頻率范圍： – 50MHz（對(duì) GW48GK系統(tǒng)） 信號(hào)頻率范圍： – 100MHz（對(duì) GW48PK系統(tǒng)） , 由于 CLOCK0可選的頻率比較多，所以比較適合于目標(biāo)芯片對(duì)信號(hào)頻率或周期測量等設(shè)計(jì)項(xiàng)目的信號(hào)輸入端。它們分別對(duì)應(yīng)三組時(shí)鐘輸入端。需要特別注意的是，每一組頻率源及其對(duì)應(yīng)時(shí)鐘輸入端，分別只能插一個(gè)短路帽。 注意，對(duì)于 GW48GK/PK系統(tǒng)，時(shí)鐘選擇比較簡單：每一頻率組僅接一個(gè)頻率輸入口，如低頻端的 4個(gè)頻率通過短路帽，可選的時(shí)鐘輸入口僅為 CLOCK2，因此對(duì)于 GW48GK/PK，總共只有 4個(gè)時(shí)鐘可同時(shí)輸入 FPGA： CLOCK0（ Pin126）、 CLOCK2（ Pin54）、 CLOCK5（ Pin56）、CLOCK9（ Pin126）。湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） 11 通過此口可以進(jìn)行奏樂或了解信號(hào)的頻率。 （ 10） VGA視頻接口：通過它可完成目標(biāo)芯片對(duì) VGA顯示器的控制。于是通過此開關(guān)可以進(jìn)行不同的通信實(shí)驗(yàn)，平時(shí)此開關(guān)向下打，不要影響 FPGA的工作。 （ 12） RS232串行通訊接口：此接口電路是為單片機(jī)與 PC機(jī)通訊準(zhǔn)備的，由此可以使PC機(jī)、單片機(jī)、 FPGA/CPLD三者實(shí)現(xiàn)雙向通信。而當(dāng)需要使 PC機(jī)的 RS232串行接口與單片機(jī)的 ，則應(yīng)將開關(guān)向下打 “TO MCU” 既可（平時(shí)不用時(shí)也應(yīng)保持在個(gè)位置）。它們之間的連接方式可參閱 “ 實(shí)驗(yàn)電路結(jié)構(gòu) ” ： D/A的模擬信號(hào)的輸出接口是 “AOUT” ，示波器可掛接左下角的兩個(gè)連接端。 注意，進(jìn)行 D/A接口實(shí)驗(yàn)時(shí)，需打開左側(cè)第 2個(gè)開關(guān)，獲得 +/12伏電源，實(shí)驗(yàn)結(jié)束后關(guān)上此電源。通過適當(dāng)設(shè)計(jì)，目標(biāo)芯片可以完成對(duì) ADC0809的工作方式確定、輸入端口選擇、數(shù)據(jù)采集與處理等所有控制工作 ,并可通過系統(tǒng)板提供的譯碼顯示電路，將測得的結(jié)果顯示出來。 注意：不用 0809時(shí)，需將左下角的撥碼開關(guān)的 “A/D 使能 ” 和 “ 轉(zhuǎn)換結(jié)束 ” 打?yàn)榻梗合蛏蠐?，以避免與其他電路沖突。針對(duì)目前中小型電梯所能實(shí)現(xiàn)的功能，本控制器虛擬實(shí)現(xiàn)以下功能： （ 1） 指示電梯所在樓層 （ 2） 電梯基本運(yùn)行 （ 3） 關(guān)門延時(shí)設(shè)置 （ 4） 提前關(guān)門設(shè)置 （ 5） 超載報(bào)警 （ 6） 故障報(bào)警 設(shè)計(jì)要求 六層電梯控制器將實(shí)現(xiàn)的功能： (1)每層電梯入口處設(shè)有上下請求開關(guān)，電梯內(nèi)設(shè)有顧客到達(dá)層次的停站請求開關(guān)。 (3)電梯每秒升 (降 )一層樓。 (5)能記憶電梯內(nèi)外所有請求，并按照電梯運(yùn)行規(guī)則按順序響應(yīng)，每個(gè)請求信號(hào)保留至執(zhí)行后消除。當(dāng)電梯處于下降模式時(shí)則與上升模式相反。 設(shè)計(jì)的基礎(chǔ)依據(jù) 湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） 14 現(xiàn)代電子設(shè)計(jì)技術(shù)的核心是 EDA技術(shù)。硬件描述語言是 EDA 技術(shù)的重要組成部分， VHDL 是作為電子設(shè)計(jì)主流硬件的描述語言。在 MAX2win 平臺(tái)上開發(fā)具有易學(xué)易懂、控制靈活方便、抗干擾能力強(qiáng)、運(yùn)行穩(wěn)定可靠等優(yōu)點(diǎn)。從此， VHDL 成為硬件描述語言的業(yè)界標(biāo)準(zhǔn)之一。VHDL具有與具體硬件電路無關(guān)和設(shè)計(jì)平臺(tái)無關(guān)的特性，并且具有良好的電路行為描述和系統(tǒng)描 述的能力，并在語言易讀性和層次化結(jié)構(gòu)化設(shè)計(jì)方面，表現(xiàn)了強(qiáng)大的生命力和應(yīng)用潛力。它可以用明確的代碼描述復(fù)雜的控制邏輯設(shè)計(jì)。 VHDL是一種設(shè)計(jì)、仿真和綜合的標(biāo)準(zhǔn)硬件描述語言。它可以從一個(gè)仿真工具移植到另一個(gè)仿真工具，從一個(gè)綜合工具移植到另一個(gè)綜合工具，從一個(gè)工作平臺(tái)移植到另一個(gè)工作平臺(tái)。 （三） 獨(dú)立性 ： VHDL的硬件描述與具體的工藝技術(shù)和硬件結(jié)構(gòu)無關(guān)。程序設(shè)計(jì)的硬件目標(biāo)器件有廣闊的選擇范圍，可以是各系列的 CPLD、 FPGA 及各種門陣列器件。 湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） 15 （五） 靈活性 ： VHDL最初是作為一 種仿真標(biāo)準(zhǔn)格式出現(xiàn)的，有著豐富的仿真語句和庫函數(shù)。所以，即使在遠(yuǎn)離門級(jí)的高層次（即使設(shè)計(jì)尚未完成時(shí)），設(shè)計(jì)者就能夠?qū)φ麄€(gè)工程設(shè)計(jì)的結(jié)構(gòu)和功能的可行性進(jìn)行查驗(yàn)，并做出決策。 （ 1） 要求的功能模塊劃分； （ 2） VHDL 的設(shè)計(jì)描述（設(shè)計(jì)輸入）； （ 3） 代碼仿真模擬（前仿真）； （ 4） 計(jì)綜合、優(yōu)化和布局布線； （ 5） 布局布線后的仿真模擬（后仿真）； （ 6） 設(shè)計(jì)的實(shí)現(xiàn)（下載到目標(biāo)器件）。 程序包（ PACKAGE）：聲明在設(shè)計(jì)中將用到的常數(shù)、數(shù)據(jù)類型、元件及子程序。 構(gòu)造體（ ARCHITECTUR）：定義實(shí)體的實(shí)現(xiàn)。 （ 2）實(shí)體 實(shí)體（ ENTITY）是 VHDL 設(shè)計(jì)中最其本的組成部分之一（另一個(gè)是結(jié)構(gòu)體）， VHDL表達(dá)的所有設(shè)計(jì)均與實(shí)體有關(guān)。實(shí)體格式如下： ENTITY 實(shí)體名 IS [GENERIC（常數(shù)名：數(shù)據(jù)類型 [：設(shè)定值 ]） ] 類屬說明 PORT 端口說明 （端口信號(hào)名 1；模式 類型；端口信號(hào)名 2：模式 類型；端口信號(hào)名 3：模式 類型；端口信號(hào)名 4：模式 類型語句或常量定義 申 實(shí)體語句 END 實(shí)體名； 湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） 16 （ 3）結(jié)構(gòu)體 所有能被仿真的實(shí)體都由結(jié)構(gòu)體（ ARCHITECTURE）描述，即結(jié)構(gòu)體描述實(shí)體的結(jié)構(gòu)或行為，一個(gè)實(shí)體可以有多個(gè)結(jié)構(gòu)體，每個(gè)結(jié)構(gòu)體分別代表該實(shí)體功能的不同實(shí)現(xiàn)方案。乘客在電梯中選擇所要到達(dá)的樓層，通過主控制器的處理，電梯開始運(yùn)行，狀態(tài)顯示器顯示電梯的運(yùn)行狀態(tài)，電梯所在樓層數(shù)通過譯碼器譯碼從而在樓層顯示器中顯示。 狀 態(tài) 顯 示 主 控 制 器樓 層 選擇 器譯 碼 器 樓 層 顯 示 圖 電梯控制流程圖 湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） 18 電梯運(yùn)行控制流程圖如下 開 始電 梯 是 否 復(fù) 位用 戶 輸 入 程 序 段是 否 在 開 關(guān) 門是 否 空 閑是 否 處 于 上 行是 否 處 于 下 行結(jié) 束電 梯 復(fù) 位 程 序開 關(guān) 門 程 序是 否 上 行 召 換 是 否 下 行 召 換定 上 行 指 示 定 下 行 指 示執(zhí) 行 運(yùn) 行 程 序 段執(zhí) 行 運(yùn) 行 程 序 段否是否 否否否是是是是否是是 圖 電梯運(yùn)行控制流程圖 湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） 19 六層電梯控制器的設(shè)計(jì)思路 電梯控制器運(yùn)用狀態(tài)機(jī)的設(shè)計(jì)方法，思路比較清晰。由于電梯又是每秒上升或下降一層，所以就可以通過一個(gè)統(tǒng)一的 1秒為周期的時(shí)鐘來觸發(fā)狀態(tài)機(jī)。各個(gè)狀態(tài)之間的轉(zhuǎn)換條件可由上面的設(shè)計(jì)要求所決定。對(duì)程序進(jìn)行模塊化構(gòu)思。實(shí)體對(duì)控制器的端口進(jìn)行定義，結(jié)構(gòu)體對(duì)各端口的行為進(jìn)行描述。 具體流程圖如圖 。 輸出端口：電梯門控制信號(hào)（ door）、電梯所在樓層顯示（ led）電梯 外人上升請求信號(hào)顯示（ led_c_u）、電梯外人下降請求信號(hào)顯示（ led_c_d）、電梯內(nèi)請求信號(hào)顯示（ led_d）、看門狗報(bào)警信號(hào)（ wahaha）、電梯運(yùn)動(dòng)方向顯示（ ud）、超載警告信號(hào)（ alarm）、電機(jī)控制信號(hào)（ up,down）。 圖 （ 2）程序要求的寄存器（中間信號(hào)）包括： 湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） 22 電梯內(nèi)人請求信號(hào)寄存信號(hào)（ d11,d22,d33,d44,d55,d66）、電梯外人上升請求信號(hào)寄存信號(hào)（ c_u11,c_u22,c_u33,c_u44,c_u55）、電梯外人下降請求信號(hào)寄存信 號(hào)（ c_d22,c_d33,c_d44,c_d55,c_d66）、 分頻信號(hào)（ q）、關(guān)門延時(shí)計(jì)數(shù)器（ q1）、看門狗計(jì)數(shù)器（ q2）、電梯內(nèi)外請求信號(hào)寄存器（ dd,cc_u,cc_d,dd_cc）、開門使能信號(hào)（ opendoor）、電梯運(yùn)動(dòng)方向信號(hào)寄存器（ updown）、預(yù)備上升、預(yù)備下降預(yù)操作使能信號(hào)（ en_up,en_dw）。而在結(jié)構(gòu)體模塊中又內(nèi)嵌有進(jìn)程執(zhí)行單元。 library ieee。 use 。 （ 2） entity 實(shí)體設(shè)計(jì)模塊 entity dianti is port ( clk : in std_logic。 超載、關(guān)門中斷、提前關(guān)門、清除報(bào)警信號(hào) c_u1,c_u2,c_u3,c_u4,c_u5: in std_logic。 電梯外人的下降請求信號(hào) d1,d2,d3,d4,d5,d6 : in std_logic。到達(dá)樓層信號(hào) door : out std_logic_vector(1 downto 0)。電梯所在樓層顯示（數(shù)碼管顯示） led_c_u:out std_logic_vector(5 downto 0)。電梯外人下降請求信號(hào)顯示 led_d : out std_logic_vector(5 downto 0)?？撮T狗報(bào)警信號(hào) ud,alarm : out std_logic。電機(jī)控制信號(hào)和電梯運(yùn)動(dòng) end dianti。 電梯內(nèi)人請求信號(hào)寄存信號(hào) signal c_u11,c_u22,c_u33,c_u44,c_u55:std_logic。電梯外人下降請求信號(hào)寄存信號(hào) signal q:integer range 0 to 1。關(guān)門延時(shí)計(jì)數(shù)器 signal q2:integer range 0 to 9。電梯內(nèi)外請求信號(hào)寄存器 signal opendoor:std_logic。電梯運(yùn)動(dòng)方向信號(hào)寄存器 signal en_up,en_dw:std_logic。（進(jìn)程 語句具體看附錄） end behav。在這些語句里，賦值語句占了相當(dāng)一部分。event and clk=39。 then if clr=39。 then q1=0。wahaha=39。 elsif full=39。 then alarm=39。 q1=0。 else door=00。 。這是 VHDL中的順序語句，與我們常見的 C語言中的 if作為條件語句不同。 elsif g2=39。 then led=0010010。139。139。139。039。039。139。139。039。039。139。039。039。 電梯前一運(yùn)動(dòng)狀態(tài)為下降 elsif d22=39。 or c_d22=39。 then d22=39。 c_d22=39。opendoor=39。 有當(dāng)前層的請求，則電梯進(jìn)入開門狀態(tài) elsif dd_cc00000010 then en_dw=39。en_up=39。 opendoor=39。 有下降請求，則電梯進(jìn)入預(yù)備下降狀態(tài) elsif dd_cc00000011 then en_up=39。en_dw=39。 opendoor=39。 有上升請求，則電梯進(jìn)入預(yù)備上升狀態(tài) end if。 可發(fā)光段 a、 b、 c、 e、 g形成一個(gè) 2字。event and clk=39。 then if clr=39。 then q1=0。wahaha=39。清除故障報(bào)警 elsif full=39。 then alarm=39。 q1=0。 else door=00。 elsif q=1 then q=0。039。139。139。q1=0。up=39。down=39。開門操作 elsif en_up=39。 then 上升預(yù)操作 if deng=39。 then door=10。q2=q2+1。139。提前關(guān)門 elsif q1=6 then door=00。13