【正文】 型。由于本儀表為數(shù)字顯示，因此量程指示就體現(xiàn)為顯示單位相小數(shù)點的變化。 由于高、低壓量程的切換是手動的，因此要用 — 位數(shù)字信號來表示這一變化。 本儀表的顯示為四位 BCD 碼．單位可以采用伏 (V)和毫伏 (mV)兩種。 表 33 量程和顯示的關系 量程 4位 BCD 顯示 單位 500V~50V 4 9 9 9 V 50V~5V 4 9 9 9 V 5 V~500 mV 4 9 9 9 mV 500mV~50mV 4 9 9 9 mV 50 mV 以下 4 9 9 9 mV 單位和小數(shù)點均可以用數(shù)字信號的高低電平驅(qū)動發(fā)光二極管來表示。因此，單位和小數(shù)點的亮與熄滅可以用二進制數(shù) 0和 1來表示，可得邏輯真值表如表 34所示。當量程切換到最高擋 500V~50V或 5V~500mV 時，若直流輸出仍高于“超出基準”，則必須產(chǎn)生“禁進”信號。因此，可以得到如表 35 所示真值表。 至此，量程自動轉(zhuǎn)換電路已設計完畢。 （ 6）秒脈沖發(fā)生器 以 IC1 為核心組成多諧振蕩器，其反向電路由 RP R1 和 C1組成。選擇 CI和 R1的值使 IC1 輸出為 10Hz 脈沖，其精度可用 RP1調(diào)節(jié)，再用 IC2 進行十分頻，送出 1Hz 秒脈沖。 圖 311 秒脈沖發(fā)生器 21 4 整機的組裝和調(diào)試 根據(jù)儀表的工作原理 ，我們用計算機繪制出印刷電路板。 電源板必須在輸入 18v 和 9v 交流電壓的情況下，輸出土 15v 和兩組十 5v電源供電路個的集成電路使用，還要輸出十 5V和十 電源作為比較器的上、下限電壓，另外還需要提供十 2． 5V 標準電源供校驗使用。 顯示板主要完成計數(shù)和顯示的 功能，在 fo、 TE 信號、控制小數(shù)點信號的控制下，顯示板應完成正確的時序并正確地顯示。 調(diào)試分為兩步進行，先進行各部分的調(diào)試，最后再進行整機調(diào)試。模擬電路部分的調(diào)試首先要調(diào)整各個運算放大器的調(diào)零電位器．保證各運算放大器的失調(diào)電壓為零，其次再調(diào)節(jié)反相放大器的放大倍數(shù) (分別為 1倍、 10 倍、 100 倍 )及反相器和濾波器的直流增 益。 22 在對模擬電路粗調(diào)后，宜用四位半的數(shù)字電壓表對其進行了初步校驗，其結(jié)果達到 f最大誤差不超過 1％，即 1級電壓表的水平。本儀表采用最常用的、具有相位補償功能的運算放大器 μ A741，儀表的頻帶范圍為 0~20kHz，基本達到設計要求。 在毫伏表的頻帶寬度方面，由 于采用的是運算放大器 μ A74l，所以頻帶范圍僅為 0~20kHz，這只是基本達到設計要求，頻帶寬度還可以進一步提高。只是由于時間倉促，沒有來得及解決 LF357 的自激振蕩問題，因而沒有采用。 在儀表的 Ac／ Dc轉(zhuǎn)換部分，采用了運算放大器組成的有源濾波、整流電路。例如若使用 LH0091 真有效位交直流轉(zhuǎn)換器，當輸入正弦交流電壓時．其輸出為真有效恒定直流電壓，精度高，電路簡單。若要進一步提高表的精度，完全可以改用與 LH009l 類似的集成電路。并對我們?nèi)绾胃鶕?jù)要做的課題對現(xiàn)有的資料進行理解和運用的能力的考核。 本次的畢業(yè)設計主要對于數(shù)字交流毫伏表的重點電路作出了詳細的分析，還有部分電路未做詳細解釋比如計數(shù)及顯示部分的設計、 V／ F 轉(zhuǎn)換電路部分的設計以及電源電路的設計。在設計中我采用了模塊化的設計方法，先將整機分為不同的功能模塊，再設計實現(xiàn)局部功能的單元電路。對每一單元電路我均采用了較簡潔的電路，以達 到易調(diào)整、故障少、成本低的目的。通過這次設計，不但鞏固了自己的所學知識，同時也學到了許多書本上無法學到的知識，提高了自己的設計能力和動手能力，為自己走上工作崗位打下了扎實的基礎。比如，在設計中，我在硬件電路設計中加深了對電路基礎的認識，通過這次學習，加深了感性認識。通過查閱資料、請教指導老師、同學們之間互 相探討等途徑，把問題弄懂、弄通，最后解決問題。 致 謝 通過兩年多的學習，不僅增加了我的知識，同時也拓寬了我的知識面，加強了理論基礎，為將來更好的應用所學的知識打下良好的基礎。值此論文即將完成之際，衷心地感謝給予我關心和愛護的老師們！ 特別感謝我的指導老師惠祥老師給予的精心指導，從確 定研究課題，到具體展開研究，到最后論文的寫作，整個過程無不凝聚著他的心血。 最后我要衷心的感謝多年來在生活和學習上給予我極大支持的親人、老師、同學和朋友們！ 參 考 文 獻 [1]高等學校畢業(yè)設計 (論文 )指導手冊圖 (a)、 (b)分別是它的邏輯電路圖和引腳圖，表 1 是它的功能表。在 RD=0、 LD＝ 1 的條件下，作加計數(shù)時 ,令 CPD＝ 1,計數(shù)脈沖從 CPU輸入；作減計數(shù)時，令 CPU＝ 1，計數(shù)脈沖從 CPD輸入。 邏輯電路圖（ a）和引腳圖 (b) 當清零信號 RD＝ 1 時，不管時鐘脈沖的狀態(tài)如何 ,計數(shù)器的輸出將被直接置 27 零；當 RD＝ 0,LD＝ 0 時，不管時鐘脈沖的狀態(tài)如何，將立即把預置數(shù)數(shù)據(jù)輸入端 A、 B、 C、 D 的狀態(tài)置入計數(shù)器的 QA、 QB、 QC、 QD端，稱為異步預置數(shù)。 表 1 74LS193 的功能表 附錄 B 清零 預置 時鐘 預置數(shù)據(jù)輸入 輸出 RD LD CPU CPD A B C D QA QB QC QD H L L L L L L A B C D A B C D L H ↑ H 加計數(shù) L H H ↑ 減計數(shù) 28 CD4017 工作原理 方框圖 : 十進制計數(shù)／分頻器 CD4017，其內(nèi)部由計數(shù)器及譯碼器兩部分組成，由譯碼輸出實現(xiàn)對脈沖信號的分配，整個輸出時序就是 O0、 O O ? 、 O9 依次出現(xiàn)與時鐘同步的高電平，寬度等于時鐘周期。每輸入 10個計數(shù)脈沖，～ O59 就可得到 1個進位正脈沖，該進位輸出信號可作為下一級的時鐘信號。 CP0 和～ CPl是 2 個時鐘輸入端，若要用上升沿來計數(shù)，則信號由 CP0 端輸入；若要用下降沿來計數(shù)，則信號由～ CPl 端輸入。 29 由此可見，當 CD4017 有連續(xù)脈沖輸入時，其對應的輸出端依次變?yōu)楦唠娖綘顟B(tài)，故可直接用作順序脈沖