【正文】 器 (DCO)組成，它具有高速度、低功耗等特點(diǎn)。各管腳說明如下： A、 B、 C、 D:控制除 K 計(jì)數(shù)器的 K 值 。 如圖 38 所示，異或鑒相器比較輸入信號(hào)的相位，輸出相位差去控制 K 計(jì)數(shù)器做加法或減法計(jì)數(shù)，當(dāng)加計(jì)數(shù)溢出后產(chǎn)生進(jìn)位脈沖，當(dāng)減計(jì)數(shù)溢出后產(chǎn)生借位脈沖，數(shù)控振蕩器 (DCO)在進(jìn) /借位脈沖的控制下改變輸出頻率，經(jīng)過連續(xù)閉環(huán)調(diào)節(jié)，最終 達(dá)到輸出信號(hào)頻率等于輸入信號(hào)頻率的鎖定狀態(tài)，此時(shí)輸入輸出信號(hào)的相位差為常數(shù)。 CD74HCT297 的 K 時(shí)鐘脈沖作為計(jì)數(shù)脈沖，以鑒相器輸出的信號(hào)作為升 /降信號(hào)。 表 41 確定 K值 當(dāng)沒有進(jìn) /借位脈沖到來時(shí)，數(shù)控振蕩器部分（ DCO）對(duì)輸入的高頻時(shí)鐘進(jìn)行 2 分頻；有進(jìn)位脈沖時(shí)，對(duì)輸入的高頻時(shí)鐘增加一個(gè)時(shí)鐘周期；有借位脈沖時(shí)，對(duì)輸入的高頻時(shí)鐘減少一個(gè)時(shí)鐘周期。 D C B A MODULO(K) L L L L inhibited L L L H 23 L L H L 24 L L H H 25 L H L L 26 L H L H 27 L H H L 28 L H H H 29 H L L L 210 H L L H 211 H L H L 212 H L H H 213 H H L L 214 H H L H 215 H H H L 216 H H H H 217 南湖學(xué)院 畢業(yè)設(shè)計(jì)（論文） 12 圖 39 數(shù)控振蕩器的時(shí)序波形 數(shù)字鎖相環(huán)實(shí)際電路圖如圖 310 所示。 85234671U1TLV247085234671U2TLV2470R151KR41KR656KR756KR51KR31KR251KC21uFC11uFC3C4102GNDVCCGNDGND GNDVinGNDGNDGNDVCCVout 圖 311 接收端前置放大電路 選用射頻放大器 HMC478 實(shí)現(xiàn)，該器件使用 +5V～ +8V 單電源供電，工作頻率為DC～ 4GHz，增益達(dá) 22dB， P1dB(1dB 點(diǎn) )輸出功率達(dá) +18dBm， IP3（ 3 階互調(diào)點(diǎn)）為+32dBm，且輸入、輸出阻抗均為 50,十分便于阻抗匹配。 南湖學(xué)院 畢業(yè)設(shè)計(jì)（論文） 13 123U3C8GNDC5C61000pFC7100pFC9I110uHGND GND GNDR8VCCVsRFIN RFOUT 圖 312 發(fā)射端功率放大電路 可變時(shí)延器主要 用于誤碼測試，電路由兩個(gè)單穩(wěn)觸發(fā)器 74LS123 來產(chǎn)生時(shí)延，如圖 313 所示。 前級(jí)單穩(wěn)態(tài)觸發(fā)器產(chǎn)生時(shí)延寬度，其大小由 R Rw、 C1來決定（其中 Rw是調(diào)節(jié)延時(shí)寬度大小的），計(jì) 算公式為 ? ? 1121 CRR W??? (315) 高頻信號(hào)很容 易由于輻射而產(chǎn)生干擾，特別是 RF 電路對(duì)此又特別敏感，因此在PCB 板設(shè)計(jì)時(shí)，必須加以重視。除電源部分外，系統(tǒng)所用的器件主要為貼片式元件。 電源與接地的處理 印刷電路板上各個(gè)電路模塊的信號(hào)通過電源和地線串繞容易出現(xiàn)電磁干擾問題，不僅會(huì)造成電路工作不正常，還會(huì)產(chǎn)生較強(qiáng)的電磁輻射。 數(shù)?；旌想娐放c空余管腳的處理 由于系統(tǒng)既有數(shù)字器件又有模擬器件，所以在器件的布局上，遵循數(shù)字器件和模擬器件分開放置。系統(tǒng)中數(shù)字電路部分的閑置管腳，根據(jù)情況分別通過上拉電阻接電源或接地。盡量使雙面走線相互垂直，以防止總線間的電磁串?dāng)_。單片機(jī)單元電路以及其它單元電路要保持一定的距離，避免干擾而引起單片機(jī)誤操作。 南湖學(xué)院 畢業(yè)設(shè)計(jì)（論文） 15 第四章 系統(tǒng)軟件設(shè)計(jì) 本系統(tǒng)軟件包括發(fā)射和接收兩部分，在 STM32 的平臺(tái)上，基于 BPSK 原理，實(shí)現(xiàn)數(shù)據(jù)傳輸。其流程圖如圖 41 所示。 在圖（ b）中，接收信號(hào)經(jīng)過放大、濾波、 PSK 解調(diào)后進(jìn)入數(shù)字鎖相環(huán) CD74HCT297進(jìn)行位同步提取， STM32 檢測到位同步后對(duì)已解調(diào)的數(shù)據(jù)進(jìn)行抽樣判決，判決后的數(shù)據(jù)進(jìn)行差分反變換并顯示結(jié)果。 圖 42 并行配置方式下 AD9854的寫時(shí)序 當(dāng) AD9854工作于 BPSK方式時(shí)，需要配置的寄存器如表 41所示。頻率寄存器AD9854 中的寄存器并行配置方式地址默認(rèn)值 南湖學(xué)院 畢業(yè)設(shè)計(jì)（論文） 17 配置值的計(jì)算公式為（ ?/?s)248，其中 ?是需要輸出的 BPSK載頻，即中頻頻率； ?s為系統(tǒng)時(shí)鐘頻率 ，它由從 REFCLK得到的外部參考時(shí)鐘頻率經(jīng)可編程參考時(shí)鐘倍頻器倍頻后得到 [5]。當(dāng)引腳 29為低時(shí)，選擇相位調(diào)整寄存器 1，當(dāng)引腳 29為高時(shí)，它會(huì)選擇相位調(diào)整寄存器 2。 (2) 將合適的 14位的相位控制字寫入相位調(diào)整寄存器 1及相位調(diào)整寄存器 2。 (4) 準(zhǔn)備就緒后激活 I/ O更新時(shí)鐘。 //將讀、寫控制端口設(shè)為無效 AD9854_RD=1。 AD9854_RST=1。 AD9854_WR_Byte(0x1d,0x10)。 //設(shè)置系統(tǒng)時(shí)鐘倍頻 AD9854_WR_Byte(0x1f,0x08)。 //設(shè)置為可調(diào)節(jié)幅度，取消插值補(bǔ)償 AD9854_UDCLK=1。 } //============================================================== //函數(shù)功能 :AD9854的 BPSK設(shè)置 //============================================================== 南湖學(xué)院 畢業(yè)設(shè)計(jì)（論文） 18 void AD9854_SetBPSK(uint Phase1,uint Phase2)//函數(shù)功能 :AD9854的 BPSK設(shè)置 { uchar count。 const uint Shape=4000。 Adress=0x04。 //將 Phase1設(shè)置為 0， 0176。0xff))。 //將 Phase2設(shè)置為 8192， 180176。0xff))。 //頻率轉(zhuǎn)換 for(count=6。) //寫入 6字節(jié)的頻 率控制字 { AD9854_WR_Byte(Adress++,FreqWord[count])。 //設(shè)置 I通道幅度 AD9854_WR_Byte(0x22,(uchar)(Shapeamp。 AD9854_WR_Byte(0x23,Shape8)。0xff))。 //更新 AD9854輸出 AD9854_UDCLK=0。 南湖學(xué)院 畢業(yè)設(shè)計(jì)（論文） 19 信號(hào)編碼程序如下： 首先進(jìn)行變量賦初值： uchar convert_Gray(uchar date) // 編碼操作子程序； { uchar yihuo。 uchar temp_2。 uchar value。 uchar i。 uint8_t diff_code,diff_temp。 //位移 for(i = 0。 i++) { temp = bit_mv amp。 //從最低位開始取值 if(bit_mv == 0x01) { diff_temp = temp。 //次高位進(jìn)行差分編碼 } if(diff_temp == 0x01) { diff_code = diffcode | bit_mv。 //取次高位 } 南湖學(xué)院 畢業(yè)設(shè)計(jì)（論文） 20 return diff_code。 信號(hào)解碼程序如下： uint8_t diff_decode(uint8_t data) { uint8_t i,temp。 uint8_t bit_mv = 0x01。 i 8。 data。 } else { if(temp == 0x01) { diff_temp = ~ diff_temp。 //第一個(gè)碼和第二個(gè)相同 } } if(diff_temp == 0x01) { diff_code = diffcode | bit_mv。 //取次高位 } return diff_code。 串行口使用方式 1，它是一個(gè) 8 位異步串行通信口，傳送一幀的數(shù)據(jù)格式如圖 43所示。其模式如圖 43 所示。定時(shí)器 T1 用作波特率發(fā)生器時(shí)。通常 T1工作于定時(shí)方式。 TI 的溢出率又和它的工作方式有關(guān)，一般選擇方式 2 定時(shí)，此時(shí)波特率的計(jì)算公式為： 方式 2 波特率＝ 2SMOD振蕩器頻率 /[3212(256(TH1))] 發(fā)送模塊程序如下： void init0() { TMOD=0x20。 TL1=0xf4。 // 開定時(shí)器 1； REN=1。 // 設(shè)置 SCON 串行口控制寄存器 ,設(shè)定工作方式； SM1=1。 // 開總中斷； ES=1。 void send_data(uchar date) { 數(shù)據(jù)位 1 D7 D6 D5 D4 D3 D2 D1 D0 0 起始位 停止位 南湖學(xué)院 畢業(yè)設(shè)計(jì)（論文） 22 SBUF = date。 // 判斷發(fā)送結(jié)束中斷標(biāo)志位； P2=0x00。 // 將發(fā)送中斷標(biāo)志位置 0； } 接收模塊程序如下： 首先對(duì)串行口進(jìn)行初始化，設(shè)置通信方式為方式 2，波特率與發(fā)送模塊匹配為2400kbs。 // 設(shè)置 TMOD,選擇定時(shí)器 1，工作方式 2(8 位自動(dòng)重裝 )； TH1=0xf4。 // 設(shè)置波特率為 2400kbs； TR1=1。 // 中斷允許位有效； SM0=0。 // 定工作方式 1(10 位串行輸入輸出，波特率可調(diào) )； EA=1。 // 開串行口中斷； } 初始化完成后，單片機(jī)對(duì)數(shù)據(jù)接收，數(shù)據(jù)串入并出，送給單片機(jī)，進(jìn)行顯示。 // 接收數(shù)據(jù)顯示值； uchar i。 // 判斷串行口接收中斷標(biāo)志位； if( RI==1 ) // 當(dāng)接收中斷標(biāo)志位為 1 時(shí) ,點(diǎn)高發(fā)光二極管 ，并重新置位RI； P2=0x00。 value = SBUF。 i0。 // 顯示發(fā)送的數(shù)據(jù)； } return value。綜合考慮系統(tǒng) CPU資源的占用情況，我們選擇簡單有效的二維奇偶校驗(yàn)碼作為基本校驗(yàn)碼，但二維奇偶校驗(yàn)碼有明顯的局限 性：不能檢出一幀數(shù)據(jù)中構(gòu)成矩形的 4個(gè)錯(cuò)碼元。用這種方法可以有效地提高通信的可靠性，但需要注意的是，如果接收端在某一幀的連續(xù)發(fā)送過程中始終沒有接到其正確幀，則拒收本幀，也即這種糾錯(cuò)方式不能確保所有幀的有效傳遞。 南湖學(xué)院 畢業(yè)設(shè)計(jì)（論文） 24 第五章 測試與總結(jié) 法及數(shù)據(jù) 測試所用儀器 Tektronix TDS1012 數(shù)字示波器 SU3080 DDS 函數(shù)信號(hào)發(fā)生器 勝利 VC890 數(shù)字萬用表 YB1732B3A 直流穩(wěn)壓電源 系統(tǒng)指標(biāo)測試 （ 1） 載波頻率測試： 如圖 51 所示為載波頻率測試框圖。 圖 51 載波頻率測試圖 （ 2） 信道總時(shí)延測試： 信道總時(shí)延測試儀由單片機(jī)構(gòu)成，原理圖 52 所示。 當(dāng)傳輸 1Mbit 數(shù)據(jù)時(shí)，實(shí)測信道總時(shí)延小于 2min。 在測試之前，調(diào)節(jié)可變延時(shí)器使得被測系統(tǒng)輸出碼系列與可變延時(shí)器輸出碼序列同步，然后設(shè)置碼型發(fā)生器產(chǎn)生測試碼系列進(jìn)行誤碼率測試。 表 52 誤碼率測試表 次數(shù) 1 2 3 4 5 誤碼率 /102 分析：由表 52 得，系統(tǒng)誤碼率小于 102。測試數(shù)據(jù)如表 53 所示。 在經(jīng)過反復(fù)的設(shè)計(jì)和調(diào)試中得到以下總結(jié)： 將 AD9854 的 DVDD 與 AVDD 相連直接接到 直流電源，并且在端口并上一個(gè) 10 F 的極性電容和 7 個(gè) 的非極性電 容可以提高電壓的穩(wěn)定性。 本設(shè)計(jì)中 AD9854 的地址端數(shù)據(jù)端用的是并口寫入的方式，之前我以為只有串口通信中要考慮時(shí)序問題，并口的方式就不用考慮時(shí)序的問題。但當(dāng) MSP430F149 的系統(tǒng)周期是 48MHZ 的話那么就需要考慮時(shí)序問題了，主要是為了防止出現(xiàn)這樣一種情況： STM32 開始執(zhí)行下一條語句時(shí)，而 AD9854 上一條還沒執(zhí)行完，這樣就會(huì)出現(xiàn)問題。但使用外部時(shí)鐘時(shí)，它內(nèi)部同步系