【正文】 斷號是(B)。，SI，DI，BX ，BX，CX，DX ，DI，BP，BX ，CX，SI，DI 、從兩級中斷控制邏輯，接至CPU的可屏蔽中斷請求線INTR上，最多可擴展為(B)級外部硬中斷。 ，AL表示（C） 二．改錯(若有錯，請指出錯誤并說明原因)1．堆棧操作應滿足先進先出原則。（CPU必須在執(zhí)行完當前指令以后，才可以響應可屏蔽中斷請求。（8086CPU標志寄存器共有16位，其中只有9位有含義。（1）：由程序計數(shù)器PC控制程序的有序運行，并完成各種算術(shù)邏輯運算。(1)。(1)，原碼、反碼和補碼所能表示的二進制真值范圍是相同的。2． 8086 CPU復位后，寄存器中的值將進入初始態(tài)，問(CS)= ___0FFFFH_______,(IP)= _____0000H_____，(DS)= _0000H_________。4．CPU對外設(shè)進行數(shù)據(jù)傳送的方式有幾種，即 __數(shù)據(jù)總線________，___地址總線________，或___控制總線________。在執(zhí)行下面程序段后:(AX)=____,(BX)=____,(CF)= AX,5555H AND AX,BX XOR AX,AX NOT BX五、綜合應用1．8255A接口電路如圖所示。初始時D0亮，其余不亮，D0亮一秒后移位一次，D1亮，其余不亮，以此類推每隔一秒移位一次。2．已知存儲器地址空間分配、RAM芯片(4K4)、如圖所示，請完成如下任務：(1)圖所示RAM芯片有幾根地址線？幾根數(shù)據(jù)線？用該RAM芯片構(gòu)成圖中所示存儲器地址空間分配，共需要幾個芯片？共分幾個芯片組？(2)設(shè)CPU的地址總線為20位，數(shù)據(jù)總線8位，畫出這些芯片按圖所示的地址空間構(gòu)成的RAM存儲器極其與CPU間的連接圖(包括38譯碼器構(gòu)成的片選8譯碼電路)。，0 ，1 ，0 ，1（）＝－46，y＝117，則[x－y]補和[x＋y]補分別等于。 （），（AL）=。 AX [SI] [DI] BYTE PTR［BX］，1000 EQU DS：[BP＋8] BX，OFFSET [SI]（），NMI中斷的中斷矢量在中斷矢量表中的位置。A．0 B．1 C．2 D．3（）、從兩級中斷控制邏輯，接至CPU的可屏蔽中斷請求線INTR上，最多可擴展為級外部硬中斷。 （），組寄存器都可以用來實現(xiàn)對存儲器的尋址。，只需要地址，所以在 和 這兩個信號中，只有變?yōu)榈碗娖?。（AL）＝01001001B，執(zhí)行 ADD AL，AL指令后，再執(zhí)行 DAA命令，則（AL）＝，（CF）＝，（AF）＝。，CPU重復進行的基本操作是：、和。，中斷向量字節(jié)ICW2=70H，若在IR3處有一中斷請求信號，這時它的中斷向量號為，該中斷的服務程序入口地址保存在內(nèi)存地址為 H至 H的個單元中。DATA SEGMENT BUF DB 08H，12H，34H，56H，78H，9AH，0BCH，0DEH，0F0H，0FFH KEY DB 78H DATA ENDS CODE SEGMENT ASSUME CS：CODE，DS：DATA，ES：DATA START： MOV AX，DATA MOV DS，AX MOV ES，AX CLD LEA DI，BUF MOV CL，[DI] XOR CH，CH INC DI MOV AL，KEY REPNE SCASB JNE DONE DEC BUF MOV SI，DI DEC DI REP MOVSBDONE： MOV AH，4CH INT 21H CODE ENDS END START 執(zhí)行結(jié)果：BUF DB、2．在內(nèi)存的NUM單元中有一個字節(jié)的帶符號二進制數(shù)（補碼表示），下列程序是將其對應的十進制數(shù)輸出到顯示器上。DATA SEGMENT NUM DB ？BUFFER DB 10 DUP（？）DATA ENDS STACK SEGMENT PARA STACK ?STACK? DB 100H DUP（？）STACK EVDS CODE SEGMENT①START： MOV AX，DATA MOV ES，AX MOV DS，DATA MOV CL，NUM LEA DL，BUFFER②MOV AL，0DH STOSB MOV AL，0AH STOSB MOV AL，CL OR AL，AL JS PLUS③MOV AL，?－? JMP GOON PLUS： MOV AL，?＋? GOON： STOSB MOV BL，64H CALL CHANGE MOV BL，0AH CALL CHANGE MOV AL，30H ADD AL，CL STOSB MOV AL，?＄? STOSB LEA DX，BUFPERMOV AH，9 INC 21H ；輸出十進制 MOV AH，4CH INT 21H CHANGE PROC NEAR MOV DL，0 AGAIN： SUB CL，BL JC DOWN INC DL JMP AGAIN DOWN：④MOV AL，30H ADD AL，DL STOSB ⑤CHANGE ENDP CODE END END START五、存儲系統(tǒng)分析與設(shè)計已知RAM芯片和地址譯碼器的引腳如題五圖所示，試回答如下問題：（1）若要求構(gòu)成一個8K8的RAM陣列，需幾片這樣的芯片？設(shè)RAM陣列組占用起始地址為El000H的連續(xù)地址空間，試寫出每塊RAM芯片的地址空間。D4 ~ D1微型計算機原理與接口技術(shù)綜合測試題三一、單選題（），只用來指示匯編程序如何匯編的指令是。A.(AX)(DX)B.(AX)≥(DX)C.(AX)（），從0000H:002CH開始依次存放23H，0FFH，00H，和0F0H四個字節(jié)，該向量對應的中斷號是。 （），DMA控制器被當作CPU總線上的一個。 INTO中斷服務子程序 INTO后面的指令 OVERFLOW（）（1），一個最基本的總線周期由（2）個時鐘周期（T狀態(tài)）組成。 ／寫控制邏輯 ／O指令（），通常采用 ________ 類型的存儲芯片來存放待調(diào)試的程序。 位 三、填空題1． 設(shè)模為28，則52的補碼為 _____H，－14的補碼為 ______H，0的反碼為 _____H。3． 8086根據(jù)所構(gòu)成系統(tǒng)大小的不同，可以工作在最大方式或最小方式。4． 微機系統(tǒng)內(nèi)，按信息傳輸?shù)姆秶煌?，可?______，_________，_______，________等四級總線。6． 匯編指令通常包括 ___________ 和 __________ 兩部分。8． 程序存儲與程序控制原理的含義是 ___________________________________________。 SEGMENT BUFFER DB 3 DUP(0)A DB 41H LA EQU $ B DW 39。 LB EQU $ BYTEB EQU BYTE PTR B C DD 41424344H LC EQU $WORDC EQU WORD PTR C ENDS CODE SEGMENT ASSUME DS:, ES:, CS:CODE START PROC FAR MOV AX， MOV DS，AX MOV ES，AX LEA SI，BUFFER MOV [ SI ]，BYTEB INC SI MOV [ SI ]，WORDC ADD LA[ SI ]，LB ADD LB[ SI ]，LC MOV AH，4CH INT 21H START ENDP CODE ENDS END START2． 設(shè)有100個字節(jié)數(shù)據(jù)（補碼），存放在數(shù)據(jù)段中EA＝2000H的存儲區(qū)內(nèi)，以下程序應能從該數(shù)據(jù)區(qū)中找出最大的1個數(shù)并存人同一數(shù)據(jù)段EA＝2100H的單元中，請完成該程序（在空白處填入適當?shù)恼Z句）。試按圖中連線把兩個譯碼器的各個輸出線的尋址范圍列表寫出，未標出的高位地址線為低電平。在8086CPU中，由于BIU和EU分開，所以_____和_____ 可以重疊操作，提高了CPU的利用率； 8086的中斷向量表位于內(nèi)存的_______區(qū)域，它可以容納____個中斷向量，每一個向量占____ 個字節(jié)； 8086系統(tǒng)中，地址FFFF0H是___________________ 地址； 8086CPU的MN/MX引腳的作用是____________________； 8251芯片中設(shè)立了_____、_____ 和______三種出錯標志； 8086CPU中典型總線周期由____個時鐘周期組成，其中T1期間，CPU輸出______信息；如有必要時，可以在__________兩個時鐘周期之間插入1個或多個TW等待周期。二、簡答題：(20分)什么是信號的調(diào)制與解調(diào)？為什么要進行調(diào)制和解調(diào)？試舉出一種調(diào)制的方式。HOW ARE YOU!39。五、閱讀程序與接口芯片初始化：(26分)源程序如下：(6分)MOV CL，4 MOV AX，[2000H] SHL AL，CL SHR AX，CL MOV [2000H]，AX 試問：j若程序執(zhí)行前，數(shù)據(jù)段內(nèi)(2000H)=09H，(2001H)=03H, 則執(zhí)行后有(2000H)=_____,(2001H)=______。源程序如下：(4分)MOV AL，0B7H AND AL，0DDH XOR AL，81H OR AL，33H JP LAB1JMP LAB2 試問：j執(zhí)行程序后AL=_______。源程序如下：(6分)MOV CX，9 MOV AL，01H MOV SI，1000H NEXT： MOV [SI]，AL INC SI SHL AL，1 LOOP NEXT試問：j執(zhí)行本程序后有：AL=_____；SI=______；CX=______。某系統(tǒng)中8253占用地址為100H~103H。已知某8255A在系統(tǒng)中占用88~8BH號端口地址，現(xiàn)欲安排其PA，PB，PC口全部為輸出，PA，PB口均工作于方式0模式，并將PC6置位，使PC3復位，試編寫出相應的初始化程序：(6分)微型計算機原理與接口技術(shù)綜合測試題六一、填空題(20分，每空1分)八進制數(shù)、二進制數(shù)及BCD碼數(shù)分別為：________H,________Q,_____B, BCD。已知BX=7830H，CF=1，執(zhí)行指令：ADC BX，87CFH之后，BX=____________,標志位的狀態(tài)分別為CF=_______,ZF=_______, OF=________,SF=__________。8086中引腳BHE信號有效的含義表示________________。設(shè)8086系統(tǒng)中采用單片8259A，其8259A的ICW2=32H，則對應IR5的中斷類型號為____________H，它的中斷入口地址在中斷向量表中的地址為____________________H。要求回答以下問題：(1)試分別確定8255，8253，8259及8251的端口地址(12分)；(2)設(shè)8255的PA口為輸出，PB口為輸入，試寫出對PA口和PB口執(zhí)行輸入/輸出操作的指令。作圖題。要求8253的通道0用作實時時鐘，每當定時時間到之后向8259的IR2送入中斷申請信號。8253通道0，通道1的門控信號由8255PC口的PC3和PC2控制。源程序如下：(5分)MOV AX，SEG TABLE ；TABLE為表頭 MOV ES，AX MOV DI，OFFSET TABLE MOV AL，?0? MOV CX，100 CLDREPNE SCASB 問：1)該段程序完成什么功能？2)該段程序執(zhí)行完畢之后，ZF和CX有幾種可能的數(shù)值？各代表什么含義？源程序如下：(5分)CMP AX，BX JNC L1 JZ L2 JNS L3 JNO L4 JMP L5設(shè)AX=74C3H，BX=95C3H，則程序最后將轉(zhuǎn)到哪個標號處執(zhí)行？試說明理由。s，則輸出脈沖OUT的周期為多少181。(共10分)設(shè)8255的端口地址為200H~203H。試寫出8255的初始化程序。(7分)自BUFFER開始的緩沖區(qū)有6個字節(jié)型的無符號數(shù)：10，0，20，15，38，236，試編制8086匯編語言程序，要求找出它們的最大值、最小值及平均值，分別送到MAX、MIN和AVI三個字節(jié)型的內(nèi)存單元。 堆棧操作應滿足先進后出原則。 CPU必須在執(zhí)行完當前指令以后，才可以響應可屏蔽中斷請求。 8086CPU標志寄存器共有16位，其中只有9位有含義。 6 √ 7180。10√三、填空題1．0D60H 2．0FFFFH、0000H、0000H 3．接口部件BIU、執(zhí)行部件EU 5．指令周期、總線周期、時鐘周期 6．NMI、INTR 8．AX , DX四、閱讀程序并回答題1．0AA9AH、2233H（注：程序第三行顯然應該是 XCHG AX , BX）2．0000H、00FFH、0五、8255編程。MOV DX , 103H。8． 73H，1CC，1CF，4 簡析：ICW2中記錄了8259A的8級中斷對應的中斷類型號的高5位，中斷類型號的低3位由中斷引腳編號確定，所以IR3腳對應的中斷類型號為73H，中斷服務程序的入口地址＝中斷類型號*4＝73H*4＝1CCH。2．（1）錯誤語句：第12行 MOV DS，DATA 改正：MOV DS，AX 第22行 JS PLUS JNS PLUS 倒數(shù)第2行 CODE END CODE ENDS（2）需補充的語句： ①ASSUME DS：DATA，SS：STACK，CS：CODE，ES：DATA②CLD③NEG CL④ADD CL，BL⑤RET五、存儲系統(tǒng)分析與設(shè)計（1）題五圖中所示RAM芯片有12根地址線和4根數(shù)據(jù)線，因此一片這樣的RAM芯片其存儲容量為212*4bit＝4K*4bit，若需構(gòu)成8K*8的RAM陣列，共需（8K*8）/（4K*4）＝4片。（2）全譯碼系統(tǒng)的電路連接可以如下題五圖（答案）所示。（3）一種可能的