【正文】 計(jì)完成無(wú)誤之后，在這個(gè)基礎(chǔ)上進(jìn)行軟件的編寫(xiě)，所用的編輯語(yǔ)言為 C 語(yǔ)言。期間還涉及到 Keil軟件的學(xué)習(xí)和使用，在論文中都做了詳細(xì)的介紹。在硬件調(diào)試中發(fā)現(xiàn)有供電電源不足以及芯片的不能正常工作等問(wèn)題。通過(guò)分析，查找找出了問(wèn)題原因并設(shè)法將其解決。 第二章 方案的選定 1 第二章 方案的選定 系統(tǒng)硬件方案 大多數(shù)的 LED 顯示屏都在戶(hù)外，所以對(duì)硬件的質(zhì)量要求非常的高。硬件的設(shè)計(jì)采用模塊化設(shè)計(jì)，既要滿(mǎn)足模塊本身功能又要能夠和整個(gè)系統(tǒng)兼容。上位機(jī)通過(guò)通信部分向控制部分發(fā)送控制指令和顯示內(nèi)容代碼，控制部分執(zhí)行顯示指令 并將顯示代碼處理后控制顯示部分的顯示內(nèi)容和顯示方式。其常用的電子設(shè)計(jì)方法有單片機(jī)、 DSP、及 EDA 技術(shù)。 單片機(jī)是集成了 CPU， ROM， RAM 和 I/ O 口的微型計(jì)算機(jī)。單片機(jī)品種齊全 ,型號(hào)多樣 CPU 從 8， 16， 32 到 64 位，多采用 RISC 技術(shù)，片上 I/O 非常豐富，有的單片機(jī)集成有 A/ D， “ 看門(mén)狗 ”， PWM，顯示驅(qū)動(dòng)，函數(shù)發(fā)生器，鍵盤(pán)控制等。除此之外單片機(jī)還具有低電壓和低功耗的特點(diǎn)。供電電壓由 5V 降到 3V， 2V 甚至到 1V，工作電流由 mA 降至 μA ，這在便攜式產(chǎn)品中大有用武之地 [3]。顧名思義， DSP 主 要用于數(shù)字信號(hào)處理領(lǐng)域，非常適合高密度，重復(fù)運(yùn)算及大數(shù)據(jù)容量的信號(hào)處理。將程序與數(shù)據(jù)存儲(chǔ)器分開(kāi)，使用多總線(xiàn)，取指令和取數(shù)據(jù)同時(shí)進(jìn)行，以及流水線(xiàn)技術(shù)，這使得速度有了較大的提高。而 DSP 依靠硬件乘法器單周期完成乘法運(yùn)算，而且還具有專(zhuān)門(mén)的信號(hào)處理指令，如 TM320 系列的FIRS ， LMS， MACD 指令等 [4]。設(shè)計(jì)者只需用 HDL 語(yǔ)言完成系統(tǒng)功能的描述，借助 EDA 工具就可得到設(shè)計(jì)結(jié)果 ,將編譯后的代碼下載到目標(biāo)芯片就可在硬件上實(shí)現(xiàn)。而且 MCU 和 DSP 都是通過(guò)串行執(zhí)行指令來(lái)實(shí)現(xiàn)特定功能，不可避免低速，而 FPGA/CPLD 則可實(shí)現(xiàn)硬件上的并行工作，在實(shí)時(shí)測(cè)控和高速應(yīng)用領(lǐng)域前景廣闊；另一方面， FPGA/CPLP 器件在功能開(kāi)發(fā)上是軟件實(shí)現(xiàn)的，但物理機(jī)制卻和純硬件電路一樣，十分可靠?，F(xiàn)在市場(chǎng)上常用的單片機(jī)主要有 MCS5 AVR、 ARM、 PIC 等。 且 51 系列的 I/O 腳的設(shè)置和使用非常簡(jiǎn)單，當(dāng)該腳作輸入腳使用時(shí)，只須將該腳設(shè)置為高電平（復(fù)位時(shí)，各 I/O 口均置高電平）。所以在控制部分方案第二章 方案的選定 3 的選擇中選定 51 系列單片機(jī)作為控制部分的核心器 件。因?yàn)橥ǔＧ闆r下顯示屏和上位機(jī)的距離不會(huì)很遠(yuǎn)，所以通信距離的要求不是很高。 并行通信時(shí)數(shù)據(jù)的各個(gè)位同時(shí)傳送，可以字或字節(jié)為單位并行進(jìn)行。 串行通信數(shù)據(jù)是一位一位順序傳送，只用很少幾根通信線(xiàn)，串行傳送的速度低，但傳送的距離長(zhǎng)，因此串行適用于長(zhǎng)距離而速度要求不高的場(chǎng)合。因此，當(dāng)計(jì)算機(jī)向外發(fā)送數(shù)據(jù)時(shí)，必須將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)再發(fā)送。這種轉(zhuǎn)換即可以用硬件實(shí)現(xiàn)也可以用軟件實(shí)現(xiàn)。通用的 通用異步接收 /發(fā)送器，簡(jiǎn)稱(chēng) UART（ Universal Asynchromous Receeiver/Trabsnitter）是完成這一功能的硬件電路。 綜上所 述，題目設(shè)計(jì)已經(jīng)選定了單片機(jī)為開(kāi)發(fā)方式而單片機(jī)的 UART 已經(jīng)集成在單片機(jī)內(nèi)，所以通信系統(tǒng)選擇串行通信為通信方式。由于單片機(jī)的 I/O 口有限要不能直接用 I/O 口來(lái)驅(qū)動(dòng) LED 顯示屏，所以需要對(duì)單片機(jī) IO 口進(jìn)行擴(kuò)展增加單片機(jī)并行輸出的能力。構(gòu)成 LED 屏幕的方法有兩種，一是由單個(gè)的發(fā)光二極管逐點(diǎn)連接起來(lái)，如圖 所示；二是選用一些由單個(gè)發(fā)光二極管構(gòu)成的 LED點(diǎn)陣子模塊構(gòu)成大的 LED 點(diǎn)陣模塊。這就加大了維修的成本。為了避免 模塊的缺點(diǎn)，選擇點(diǎn)陣數(shù)較小的模塊來(lái)減小出現(xiàn)這一問(wèn)題的風(fēng)險(xiǎn)。 圖 LED 點(diǎn)陣圖 一個(gè) 1616 的 LED 顯示屏行和列各有 16 支引腳，不能單靠 51 單片機(jī)的端口驅(qū)動(dòng)所以必須要對(duì)單片機(jī)的端口個(gè)數(shù)進(jìn)行擴(kuò)展。常用的串并轉(zhuǎn)換芯片有 74LS154（ 4 線(xiàn) 16 線(xiàn)譯碼器）、74HC138（ 3 線(xiàn) 8 線(xiàn)譯碼器）、 74LS164（ 8 位串并轉(zhuǎn)換器）、 74HC595 等。在單片機(jī)和顯示屏之間還需要增加以功能放大位目的的驅(qū)動(dòng)電路 [6]。題目將以此方案為指導(dǎo)思 想展開(kāi)具體的硬件電路設(shè)計(jì)。設(shè)計(jì)目標(biāo)和硬件總體結(jié)構(gòu)確定的情況下，軟件可以分為主程序，顯示子程序，各種特效顯示子程序三個(gè)主要部分組成。編寫(xiě)軟件之前得首先選擇一種合適的語(yǔ)言以及配套的編輯器和編譯軟件。 單片機(jī)編程語(yǔ)言 現(xiàn)在主要運(yùn)用的單片機(jī)編程語(yǔ)言為匯編語(yǔ)言和 C 語(yǔ)言。 匯編語(yǔ)言 (Assembly Language)是面向機(jī)器的程序設(shè)計(jì)語(yǔ)言，是一種功能很強(qiáng)的程序設(shè)計(jì)語(yǔ)言，也是利用計(jì)算機(jī)所有硬件特性并能直接控制硬件的語(yǔ)言。 C 語(yǔ)言是一種源于編寫(xiě) UNIX 操作系統(tǒng)的語(yǔ)言，它是一種結(jié)構(gòu)化語(yǔ)言，可產(chǎn)生壓縮代碼。 C 可以進(jìn)行許多機(jī)器級(jí)函數(shù)控制而不用匯編語(yǔ)言。這種方式可使程序結(jié)構(gòu)化；將可變的選擇與特殊操作組合在一起的能力，改善了程序的可讀性；編程及程序調(diào)試時(shí)間顯著縮短，從而提高效率；提供的庫(kù)包含許多標(biāo)準(zhǔn)子程序，具有較強(qiáng)的數(shù)據(jù)處理能力；已編好程序可容易的植入新程序，因?yàn)樗哂蟹奖愕哪K化編程技術(shù)。 基于以上理由決定采用 C 語(yǔ)言為該顯示系統(tǒng)的編程語(yǔ)言。因此在系統(tǒng)軟件設(shè)計(jì)中，編譯器必不可少。目前在單片機(jī)開(kāi)發(fā)中普遍都是使用 KEIL C51 來(lái)進(jìn)行編譯。 上位機(jī)控制傳輸軟件 其中系統(tǒng)采用現(xiàn)在已經(jīng)非常普遍的 PC 機(jī)作為上位機(jī)，這樣對(duì)該顯示系統(tǒng)的硬件要求便降低了，增加了系統(tǒng)的通用性。 LED 顯示上位機(jī)的內(nèi)容一般有實(shí)時(shí)顯示和存儲(chǔ)顯示兩種方法。存儲(chǔ)顯示是將顯示內(nèi)容處理過(guò)后存儲(chǔ)在上位機(jī)中通過(guò)通信系統(tǒng)傳輸?shù)斤@示屏顯示 [8]。課題設(shè)計(jì)題目對(duì)顯示的實(shí)時(shí)性要求較低且所設(shè)計(jì)的顯示屏尺寸不大同時(shí)顯示的內(nèi)容不多，所以實(shí)時(shí)顯示就沒(méi)有必要。 第三章 點(diǎn)陣屏 7 第三章 點(diǎn)陣屏 點(diǎn)陣屏原理 點(diǎn)陣的顯示原理 LED 點(diǎn)陣屏有單色和雙色、全彩三類(lèi)，可顯示紅，黃， 綠，橙等。 如圖 ，LED 點(diǎn)陣根據(jù)每列 LED 的 陽(yáng)極（即列引腳）是否連接在一起，分為 “共陽(yáng)型 ”和 “共陰型 ”兩種，其中 “共陽(yáng)型 ”的陽(yáng)極連接在一起，每行 LED 的陰極（即行引腳）連接在一起， “共陰型 ”正好相反 。 圖 8*8LED 點(diǎn)陣 圖 點(diǎn)陣內(nèi)部連接圖 從理論上說(shuō)，不論顯示圖形還是文字，只要控制與組成這些圖形或文字的各個(gè)點(diǎn)所在的位置相對(duì)應(yīng)的 LED 器件發(fā)光，就可以得到我們想要的顯示結(jié)果，這種點(diǎn)陣屏控制器的設(shè)計(jì)與實(shí)現(xiàn) 8 同時(shí)控制各個(gè)發(fā)光點(diǎn)亮滅的方法稱(chēng)為靜態(tài)驅(qū)動(dòng)顯示方式。具體就是 16*16的點(diǎn)陣來(lái)說(shuō) ，把所有同一行的發(fā)光管的陽(yáng)極還在一起，把所有同一列的發(fā)光管的陰極連在一起（共陽(yáng)極的接法），先送出對(duì)應(yīng)第一行發(fā)光管亮滅的數(shù)據(jù)并鎖存，然后選通第一行使其點(diǎn)亮一定時(shí)間，然后熄滅；再送出第二行的數(shù)據(jù)并鎖存，然后選通第二行的使其點(diǎn)亮相同時(shí)間，然后熄滅；以此類(lèi)推，第十六行之后，又重新點(diǎn)亮第一行，反復(fù)循環(huán)。 點(diǎn)陣屏的組合 本方案中使用的點(diǎn)陣型號(hào)為 ARK SZ411288K 1212，為共 陽(yáng)型，單色高麗紅 8*8點(diǎn)陣管， 一 般我們使用點(diǎn)陣顯示漢字是用的 16*16的點(diǎn)陣宋體字庫(kù)，所謂 16*16，是每一個(gè)漢字在縱、橫各 16點(diǎn)的區(qū)域內(nèi)顯示的。首先得明確單個(gè) 8*8點(diǎn)陣的引腳所對(duì)應(yīng)的行列，然后再進(jìn)行 2個(gè) 8*8橫向級(jí)聯(lián)，把 8條行線(xiàn)一一對(duì)應(yīng)連接，連接后，這個(gè) 8*16的點(diǎn)陣就有 8條行線(xiàn)， 16條列線(xiàn)；暫且把這個(gè) 8*16的點(diǎn)陣叫做 “上 8行 ”，之后重復(fù)以上，做成另一個(gè) 8*16，叫做 “下 8行 ”，把下 8行放在上 8行的下面， 16條行線(xiàn)一一對(duì)應(yīng)，就完成了。通過(guò) Proteus 仿真組合的圖 。而不管是 8051的輸入 /輸出口，亦或是 TTL、 CMOS 的輸出端，其高電平輸出電流都是不很高，大不了 12mA 而已。這時(shí)候就需要額外的驅(qū)動(dòng)電路，對(duì)于 共陽(yáng)型和共陰型的 LED 點(diǎn)陣分別各自對(duì)應(yīng)兩種驅(qū)動(dòng)電路 。 、高電平顯示信號(hào)驅(qū)動(dòng)：任一時(shí)刻只有一個(gè)高電平信號(hào)，其他則為低電平。一列掃描完成后，再把低電平信號(hào)轉(zhuǎn)到鄰近的其他列，掃描信號(hào)經(jīng)限流電阻連接于 PNP 晶體管的基極。 共陽(yáng)型的兩種驅(qū)動(dòng)電路。一列掃描完成之后，再把高電平信號(hào)轉(zhuǎn)到鄰近的其他列。一列掃 描 完成后，再把低電平信號(hào)轉(zhuǎn)到鄰近的其他列。 在本課題中，所選用的點(diǎn)陣為共陽(yáng)型的，所以采用了第四種低電平掃描、高電平顯示的驅(qū)動(dòng)方式。即每一個(gè)漢字由 256個(gè)像素點(diǎn)構(gòu)成，若 1bit 對(duì)應(yīng)一個(gè)像素點(diǎn)，那么表示一個(gè) 16*16點(diǎn)陣的漢字需要 32Byte的存儲(chǔ)空間。實(shí)際上，這就是 LED 或 LCD 點(diǎn)陣顯示漢字或圖形的基本原理。第二種方式是將字符以輸入法的方式輸入到軟件的文本編輯區(qū)然后取模。 該軟件的操作界面簡(jiǎn)單如圖 。如圖所示， “電 ”的字模生成為： Tab[]={ 0x00,0x00,0x00,0x00,0x1F,0xF8,0x11,0x10, 0x11,0x10,0x11,0x10,0x11,0x10,0xFF,0xFE, 0x11,0x11,0x11,0x11,0x11,0x11,0x11,0x11, 0x1F,0xF9,0x00,0x01,0x00,0x0F,0x00,0x00/*電 */} 第四章 系統(tǒng)硬件設(shè)計(jì) 11 第四章 系統(tǒng)硬件設(shè)計(jì) 系統(tǒng)硬件整體設(shè)計(jì)概述和功能分析 顯示系統(tǒng)具體設(shè)計(jì)主要由上位機(jī)，通信系統(tǒng)，單片機(jī)系統(tǒng)，譯碼電路，顯示驅(qū)動(dòng)電路和 1616 的點(diǎn)陣屏六部分組成。 根據(jù)硬件的功能結(jié)構(gòu)圖選取合適器件，器件不但要求能實(shí)現(xiàn)所要求的功能還要能兼容至整個(gè)系統(tǒng) 之中。 圖 硬件原理圖 該系統(tǒng)所要實(shí)現(xiàn)的功能和要求有以下幾點(diǎn) 。并且顯示要清晰； 2. 驅(qū)動(dòng)電路要能提供 LED 顯示所需范圍內(nèi)的電壓和電流要求； 3. 譯碼電路的高低電平的區(qū)分能力以及譯碼的輸入輸出頻率必須滿(mǎn)足單片機(jī)以及驅(qū)動(dòng)電路的要求； 4. 單片機(jī)要能接收上位機(jī)的指令和顯示內(nèi)容且 能夠處理后控制 LED 顯示屏的顯示，并且端口驅(qū)動(dòng)能力要足以驅(qū)動(dòng)譯碼電路。 控制單元設(shè)計(jì) 控制單元是整個(gè)顯示系統(tǒng)的核心，該系統(tǒng)中采用 51 系列單片機(jī)為核心器件，用來(lái)和上位機(jī)通信處理上位機(jī)發(fā)送的控制指令和顯示內(nèi)容。 在 51 系列單片機(jī)中選定一款合適的機(jī)型來(lái)作為控制單元的主控芯 片。還有就是為了提高 LED 顯示屏的掃描速度，單片機(jī)的執(zhí)行速度要盡可能的快。 STC89C52 簡(jiǎn)介 STC89C52 是 STC 公司生產(chǎn)的一種低功耗、高性能 CMOS8 位微控制器，具有 8K 在系統(tǒng)可編程 Flash 存儲(chǔ)器 。在單芯片上，擁有靈巧的 8 位CPU 和在系統(tǒng)可編程 Flash，使得 STC89C52 為眾多嵌入式控制應(yīng)用系統(tǒng)提供高靈活、超有效的解決方案。另外 STC89C52 可降至 0Hz 靜態(tài)邏輯操作，支持 2 種 軟件 可選擇節(jié)電模式。掉電保護(hù)方式下， RAM 內(nèi)容被保存，振蕩器被凍結(jié)， 單片機(jī) 一切工作停止，直到下一個(gè)中斷或硬件復(fù)位為止。 其引腳圖 所示。 1. 增強(qiáng)型 8051 單片機(jī)， 6 時(shí)鐘 /機(jī)器周期和 12 時(shí)鐘 /機(jī)器周期可以任意 選擇，指令代碼完全兼容傳統(tǒng) 8051； 2. 工作電壓： ～ （ 5V 單片機(jī)） /～ （ 3V 單片機(jī)）； ： 0～ 40MHz，相當(dāng)于普通 8051 的 0～ 80MHz，實(shí)際工作 頻率可達(dá) 48MHz； 4. 用戶(hù)應(yīng)用程序空間為 8K 字節(jié)； 5. 片上集成 512 字節(jié) RAM； 6. 通用 I/O 口（ 32 個(gè)），復(fù)位后為： P0/P1/P2/P3 是準(zhǔn)雙向口 /弱上拉， P0 口是漏極開(kāi)路輸出，作為總線(xiàn) 擴(kuò)展用時(shí)，不用加上拉電阻，作為 I/O 口用時(shí)，需加上拉電阻； 7. ISP（在系統(tǒng)可編程） /IAP（在應(yīng)用可編程），無(wú)需專(zhuān)用編程器，無(wú)需專(zhuān)用仿真器，可通過(guò)串口（ RxD/,TxD/）直接下載用戶(hù)程 序，數(shù)秒即可完成一片； 8. 具有 EEPROM 功能； 9. 共 3 個(gè) 16 位定時(shí)器 /計(jì)數(shù)器。 控制系統(tǒng)設(shè)計(jì) 控制電路設(shè)計(jì)中采用的是單片機(jī)系統(tǒng)，該系統(tǒng)必須要是工作在一個(gè)最小系統(tǒng)（指單片機(jī)的可以的最小配置系統(tǒng)）。根據(jù)功能選擇一定的單片機(jī)端口添加外圍的器件，具體電路如圖 所示。也就是說(shuō) P0 口不能真正的輸出高電平，給所接的負(fù)載提供電流，因此必須接上拉電阻（一電阻連接到 VCC），由電源通過(guò)這個(gè)上拉電阻給負(fù)載提供電流。 圖 最小系統(tǒng) 譯碼電路 譯碼電路的功能是為了解決單片機(jī) I/O 端口不足。 如圖 所示 74HC138 的引腳圖。將快速賦能電路用于高速存貯器時(shí) ,譯碼器的延遲時(shí)間和存貯器的賦能時(shí)間通常小于存貯器的典型存取時(shí)間 ,這就是說(shuō)由肖特基鉗位的系統(tǒng)譯碼器所引起的有效系統(tǒng)延遲可以忽