【正文】 路系統(tǒng)的通用模塊 [2] [3]。 目前 集成運(yùn)放 已成為集成電路中品種和數(shù)量最多的一類 [4]。其發(fā)展先后經(jīng)歷了小規(guī)模 IC(Integrated Circuit)，中規(guī)模 IC，大規(guī)模 IC，超大規(guī)模 IC 和特大規(guī)模 IC 五個(gè)不同的階段。基本的制造工藝有以下幾種：單晶硅和多晶硅、氧化工藝、摻雜工藝、掩膜的制版工藝、光刻工藝和金屬化工藝等 [5]。人們對(duì)性能的要求也越來越高，譬如 A/D 及 D/A 轉(zhuǎn)換器、有源濾波器、鎖相環(huán)電路、模擬乘法器和精密比較器等電路中均需要采用高增益 寬 寬帶的集成運(yùn) 算 放 大器。 由于運(yùn)放的性能直接影響著整個(gè)電路的動(dòng)態(tài)范圍和高頻領(lǐng)域的應(yīng)用，因此研制具有良好性能的高增益寬帶集成運(yùn)放對(duì)滿足低功耗、寬頻帶等 通信技術(shù)及其它高速模擬信號(hào)處理應(yīng)用有重要的實(shí)用價(jià)值 [7]。 隨著集成運(yùn)放種類和數(shù)量的日益增多，集成電路的制造工藝也得到了較快地發(fā)展。雙極型集成運(yùn)放技術(shù)發(fā)展的時(shí)間較長，到目前為止技術(shù)相對(duì)較為成熟，應(yīng)用也比較廣泛，具有較快的速度和較高的增益，但是這種電路結(jié)構(gòu)在功耗和帶寬方面的性能就不盡如人意 [8]。 CMOS運(yùn)放電路在開環(huán)增益、失調(diào)電壓、速度等方面得性能與雙極性晶體管相比稍微差一點(diǎn)，但是 CMOS運(yùn)放電路具有十分大的輸入電壓范圍和輸出擺幅，并且在輸入阻抗和靜態(tài)功耗等方面有著巨大的優(yōu)越性。因此， CMOS集成運(yùn)放在現(xiàn)代集成電路設(shè)計(jì)中占有的比重越來越大 [9] [10]。第一種簡單的全差分結(jié)構(gòu)優(yōu)點(diǎn) 是輸出范圍較大，缺點(diǎn)是幅頻特性較差，直流增益較小，精度不高，功耗較大，電源抑制比和共模抑制比差，因此設(shè)計(jì)者一般不采用這種方法來設(shè)計(jì)精度較高的電路。第三種折疊共源共柵結(jié)構(gòu)優(yōu)點(diǎn)是電路輸出信號(hào)范圍較大，由于輸入信號(hào)和輸出信號(hào)可以短接因而共模電平很容易確定，缺點(diǎn)是犧牲了電路的功耗和噪聲等特性，因此這種電路目前也有很多設(shè)計(jì)者采用 [11]。與單級(jí)結(jié)構(gòu)相比，兩級(jí)結(jié)構(gòu)將會(huì)增大功耗，降低速度，需要提出或采取相應(yīng)措施解決這些問題 [12]。第一部分引言主要介紹了運(yùn)算放大器的發(fā)展歷程以及發(fā)展現(xiàn)狀，國內(nèi)對(duì) 運(yùn)算放大器的研究成果，以及運(yùn)算放大器的未來的發(fā)展方向；第二部分介紹了設(shè)計(jì)集成運(yùn)放所需要的軟件 Tanner 軟件和第三部分主要介紹集成運(yùn)放的各種設(shè)計(jì)性能指標(biāo)以及各種集成運(yùn)放電路結(jié)構(gòu)優(yōu)劣的對(duì)比以及設(shè)計(jì)結(jié)構(gòu)的選??；第四部分提出了折疊式共源共柵運(yùn)算放大電路總體設(shè)計(jì)方案以及電路模塊化設(shè)計(jì)；第五部分在 用 TSpice 軟件對(duì)全差分運(yùn)算放大器電路進(jìn)行了直流增益、單位增益帶寬、相位裕量、增益裕量、電源抑制比等電路參數(shù)進(jìn)行了仿真與模擬分析；第六部分為版圖設(shè)計(jì)的具體介紹，其中包括相關(guān)的設(shè)計(jì)規(guī)則，把簡單的 器件進(jìn)行了詳細(xì)的版圖的設(shè)計(jì)；最后一部分為設(shè)計(jì)總結(jié)以及未來改進(jìn)的方向。 Tanner EDA集成電路設(shè)計(jì)軟件是由 美國加州 Tanner Research 公司開發(fā)的 集成電路設(shè)計(jì)工具，該工具基于 Windows 平臺(tái) ， 功能十分強(qiáng)大， 很容易學(xué)習(xí)。其中 應(yīng)用最廣泛的是 LEdit版圖設(shè)計(jì)軟件，該軟件在國內(nèi)的版圖設(shè)計(jì)軟件中具有很大的優(yōu)勢(shì)，也是設(shè)計(jì)者們爭相追逐的簡單易用版圖設(shè)計(jì)軟件之一。 表 21 Tanner各軟件主要功能 軟件 功能 SEdit 編輯電路圖 TSpice 電路分析與模擬 WEdit 顯示 TSpice模擬結(jié)果 LEdit 編輯布局圖、自動(dòng)配置與繞線、設(shè)計(jì)規(guī) 則檢查、截面觀察、電路轉(zhuǎn)換 LVS 電路圖與布局圖結(jié)果對(duì)比 Tanner EDA的設(shè)計(jì)流程可以用圖 21來表示。搭建完成之后根據(jù)已知公式與參數(shù)進(jìn)行寬長比的修改，進(jìn)行電路的性能優(yōu)化，電路修改完畢之后將該電路圖輸出成 SPICE文件。用 LEdit 進(jìn)行整體版圖布局與連接，在版圖設(shè)計(jì)中要使用 DRC 功能做設(shè)計(jì)規(guī)則的檢查，如果設(shè)計(jì)違反規(guī)則，說明版圖設(shè)計(jì)中存在錯(cuò)誤，需要返回 LEdit進(jìn)行修改直到設(shè)計(jì)規(guī)則檢查沒有錯(cuò)誤為止。最后利用 LVS將電路圖輸出的 SPICE文件與版圖轉(zhuǎn)化的 SPICE文件進(jìn)行對(duì)比，若對(duì)比結(jié)果不相等，則回去修正 LEdit或 SEdit的圖。之后把版圖生成的文件送到工廠，由工廠負(fù)責(zé)加工批量生產(chǎn) [3]。因?yàn)槲覀冊(cè)O(shè)計(jì)的目的就是要進(jìn)行放大，因此直流增益尤為重要。這也有著一些條件：反饋網(wǎng)絡(luò)中不能包含頻率分量，而且在單位增益帶寬頻率范圍內(nèi)只能包含一個(gè)極點(diǎn)。 3. 功耗 由于越來越多運(yùn)算放大電路應(yīng)用于便攜式設(shè)備以及電池電源供電，電路的功耗就值得關(guān)注了。所以減小功耗能夠使得系統(tǒng)更加精簡，也使得電源的壽命更長久，而且也能使得芯片在一個(gè)適當(dāng)?shù)臏囟认鹿ぷ?。在常用的運(yùn)放電路中，許多器件由于必須用大的尺寸或大的偏置電流都會(huì)引起噪聲和失調(diào)。 5. 輸出擺幅 輸出擺幅即輸出信號(hào)的幅度范圍。例如，能響應(yīng)管弦樂隊(duì)音樂的高質(zhì)量的話筒可以產(chǎn)生的瞬時(shí)電壓范圍大于四個(gè) 數(shù)量級(jí)。但是，由于對(duì)于運(yùn)算放大電路，最大的電壓擺幅與器件尺寸、偏置電流、速度之間，其性能指標(biāo)是相互制約、可以互換的。 6. 轉(zhuǎn)換速率與建立時(shí)間 轉(zhuǎn)換速率是測(cè)量輸出信號(hào)的最大斜率變化的量，其定義為放大電路在閉環(huán)狀態(tài)下，輸出為大信號(hào)時(shí)，放大電路輸出電壓對(duì)時(shí)間的最大變化率。對(duì)于任意波形的信號(hào)，如果其最大變化速率小于運(yùn)放的轉(zhuǎn)換速率，運(yùn)放就能無失真地輸出相應(yīng)波形。 7. 相位裕度 相位裕度也是集成運(yùn)放設(shè)計(jì)中的一個(gè)重要性能指標(biāo)，主要是用來衡量反饋系統(tǒng)的穩(wěn)定性。 8. 線性 開環(huán)運(yùn)放有很大的非線性，非線性問題可以通過兩種辦法解決一種是采用全差動(dòng)實(shí)現(xiàn)方式以抑制偶次項(xiàng)諧波：另一種提供足夠高的開環(huán)增益以使閉環(huán)反饋系統(tǒng)達(dá)到所要求的線性。運(yùn)放輸入阻抗受制于輸入級(jí)的結(jié)構(gòu)和工藝的不同而不同。電壓放大器，輸入阻抗越大越好。理想情況下，運(yùn)放輸出阻抗為 0。 11. 電源抑制比 在實(shí)際設(shè)計(jì)中應(yīng)用中，電源引入的噪聲對(duì)電路性能影響很大，為了有效抑制電路中電源噪聲對(duì)設(shè)計(jì)的影響引入了電源抑制比的設(shè)計(jì)指 標(biāo)。 運(yùn)算放大器的基本結(jié)構(gòu) 集成運(yùn)放的主流設(shè)計(jì)結(jié)構(gòu)主要有簡單的全差分結(jié)構(gòu)、套筒式共源共柵結(jié)構(gòu)和折疊式共源共柵運(yùn)放三種形式。 全差分運(yùn)放 普通電路的設(shè)計(jì)通常采用雙端輸入 單端輸出 結(jié)構(gòu) ，全差分運(yùn)算放大器 采用雙端輸入雙端輸出設(shè)計(jì)結(jié)構(gòu)，比單端輸出具有 更 寬 的輸出 信號(hào)范圍，其 結(jié)構(gòu)其應(yīng)用范圍更廣，性能更優(yōu)。 雙端輸出的運(yùn)放結(jié)構(gòu) 輸出的電壓 Vo 的值是 Vo2Vo1， 由此可見， 差分電路的輸出擺幅是單端輸出的兩倍 ， 如圖 34。跟基本的差分運(yùn)算放大器相比較，就是在其簡單的放大器基礎(chǔ)之上把單個(gè)的MOS管替換成共源共柵結(jié)構(gòu)以后得到的，電路結(jié)構(gòu)如圖 31所示。由于套筒式共源共柵放大器結(jié)構(gòu)只有一條電流支路，因此該結(jié)構(gòu)具有極低的功耗。 8 圖 31套筒式共源共柵拓?fù)鋱D 折疊式結(jié)構(gòu) 為了解決套筒式結(jié)構(gòu)中信號(hào)的輸入范圍和輸 出信號(hào)范圍限制的缺陷，設(shè)計(jì)者們提出了一種折疊式共源共柵的電路結(jié)構(gòu)。 圖 32折疊共源共柵拓?fù)鋱D 9 折疊式共源共柵結(jié)構(gòu)雖然使得電路的輸入信號(hào)范圍和輸出信號(hào)范圍有很大地提高，但是由于在原有電路結(jié)構(gòu)增加了折疊式結(jié)構(gòu)的 MOS 管構(gòu)成了并聯(lián)結(jié)構(gòu)的共柵管，使得電路的增益降低、噪聲影響變大。 圖 36模擬電路設(shè)計(jì)八邊形法則 噪聲 線性 功耗 增益 輸入 、輸出阻抗 速率 電源電壓 電壓擺幅 10 4 系統(tǒng)總體設(shè)計(jì) 本設(shè)計(jì)提出了一種全差分高增益、寬帶寬 CMOS運(yùn)算跨導(dǎo)放大器的設(shè)計(jì) 方案 。 該集成 運(yùn)算放大器采用 級(jí)聯(lián)折疊式共源共柵 結(jié)構(gòu)， 采用 附加增益提高電路 使得電路增益得到了級(jí)大地提高并且獲得了較好的電路頻率特性。 電路設(shè)計(jì)的整體結(jié)構(gòu) CMOS運(yùn)算跨導(dǎo)放大器 的設(shè)計(jì)整體框圖 如圖 41所示，整個(gè)系統(tǒng)由 五部分組成：差分 輸入模塊 、 補(bǔ)償電路模塊 、 輸出緩沖模塊 、 偏置電路模塊和高增益 模塊 組成 。 圖 41系統(tǒng)框圖 圖 41所示中第一級(jí)為 CMOS運(yùn)算跨導(dǎo)放大器 的輸入級(jí) —— 差分輸入模塊，輸入級(jí)主要作用將輸入信號(hào)進(jìn)行放大作用，并且該電路模塊具有較高的輸入阻抗可以提高后級(jí)負(fù)載驅(qū)動(dòng)能力。 第二級(jí)為 CMOS運(yùn)算跨導(dǎo)放大器 的中間級(jí) —— 高增益模塊，中間級(jí)的作用主要是將經(jīng)過第一級(jí)差分輸入模塊放大的信號(hào)進(jìn)行進(jìn)一步地放大，使得電路的增益得到更大地提升。 補(bǔ)償電路模塊的主要作用是通過加上適當(dāng)?shù)姆答伨W(wǎng)絡(luò)從而改變 CMOS 運(yùn)算跨導(dǎo)放大器 的開環(huán)特性，使得該集成 運(yùn)放在閉環(huán)條件下能夠穩(wěn)定地工作，而不會(huì)產(chǎn)生振蕩。 主放大電路設(shè)計(jì) 主放大電路的設(shè)計(jì)包括差分輸入模塊和高增益模塊。共模輸入電源輸入范圍在 ，電源電壓為 。 圖 42主電路模塊 12 如圖 42 所示，電路中 M M2 為兩個(gè) PMOS 差分對(duì)輸入管，采用 PMOS 管作為輸入管是由于 PMOS 管具有很高的的輸入阻抗，兩個(gè) PMOS 管的漏極分別連接與 M M4 的源級(jí)相連， M M2 與 M M4 共同 構(gòu)成 了 折 疊式 的 差分 輸入 電路 模塊； M5 和 M6 兩個(gè) NMOS管一起 構(gòu)成 了 運(yùn)放 電路的 兩 條 支路偏置電流源 ； MM M M10共同 構(gòu)成 了主 電路 的部分， M0 是尾電流源 ，采用了一個(gè) PMOS管 ，產(chǎn)生的電流流入 M M2 的源級(jí)，輸入信號(hào)加入輸入級(jí)后就會(huì)正常工作。 VbiasVbias Vbias3是 由偏置 模塊 提供。由此表達(dá)式可以看出來，這種結(jié)構(gòu)能夠?qū)崿F(xiàn)放大的作用。根據(jù)計(jì)算得到各個(gè)管子所需要的漏極電流。在提高集成運(yùn)放電路增益的同時(shí)，電路設(shè)計(jì)還需要考慮噪聲對(duì)電路性能的影響，采用對(duì)稱式的管子結(jié)構(gòu)可以將電路的輸出噪聲影響降低到最小。 折疊式結(jié)構(gòu)功耗 也 相對(duì)較大 ，與其良好的輸出擺幅相比還是可以接受的 。因此，選擇確定了共源級(jí)結(jié)構(gòu)。其中 Iref作用是為整個(gè)電路提供參考基準(zhǔn)電流 ，使得產(chǎn)生三個(gè)偏置電壓，從而對(duì)主電路提供合適的偏置電壓。 圖 43偏置模塊 圖 43中 M16管的漏極與偏置電流源 Iref相連， M16管與 M13管構(gòu)成鏡像電流源的結(jié)構(gòu)，基準(zhǔn)電流 Iref通過鏡像結(jié)構(gòu)把 Iref按 M16管寬長比的比例鏡像到 M13管，在 M13管的漏極產(chǎn)生一個(gè)與基準(zhǔn)電流成比例的電流。 偏置模塊的設(shè)計(jì)主要就是設(shè)計(jì)各個(gè)管子的寬長比，根據(jù)主電路中各個(gè)模塊電壓的需求產(chǎn)生合適的電壓。 輸出級(jí)的設(shè)計(jì) 輸出級(jí)可以采用電流源負(fù)載的共源極輸出，這種電路結(jié)構(gòu)在負(fù)載上的電壓不是緊隨其負(fù)載阻抗變化而變化的。 14 圖 44輸出級(jí)設(shè)計(jì)模塊 這種結(jié)構(gòu)是反相器的結(jié)構(gòu)，由于電路的輸出擺幅要求在 ，因此輸出級(jí)采用電流源做負(fù)載的共源級(jí)設(shè)計(jì)，其中， PMOS管 M11作為輸入管，可以將前級(jí)輸出信號(hào)的電路增益進(jìn)一步提高，以達(dá)到本設(shè)計(jì)的設(shè)計(jì)要求，因此 M11管的寬長比相對(duì)較大一些。 輸出級(jí)所能達(dá)到的增益計(jì)算公式為： Av2=Gm Rout （ 43） 其中， Gm為 M11管子的跨導(dǎo)， Rout是晶體管 M11和晶體管 M12的輸出阻抗并聯(lián)的值。 共模反饋的設(shè)計(jì) 共模反饋電路是集成運(yùn)放電路的一個(gè)重要的模塊，其主要作用是使得集成運(yùn)放能夠 工作在線性區(qū)，并且能夠保證較好的輸出電壓特性。共模反饋電路結(jié)構(gòu)如圖 45所示。補(bǔ)償電阻的作用是抑制電路的溫度漂移從而實(shí)現(xiàn)放大電路的零溫漂，主極點(diǎn)的頻率可由式 45計(jì)算 得到。 112 gmP Cm?? （ 46） 總體布局 本設(shè)計(jì)總體布局思路是：首先分別搭建電路中的每一個(gè)獨(dú)立模塊，并且進(jìn)行相應(yīng)的電路參數(shù)計(jì)算和仿真，經(jīng)過多次修改參數(shù)得到最優(yōu)結(jié)果；然后將獨(dú)立模塊進(jìn)行封裝得到電路符號(hào)圖；最后在總體電路頂層設(shè)計(jì)文件中把每一個(gè)獨(dú)立電路 模塊調(diào)用出來，進(jìn)行最后的搭建，布局連線，生成最終的電路結(jié)構(gòu)，