【正文】 DDS 的全數(shù)字的相位控制功能， 使 DDS在設(shè)計(jì)中可以方便的利用頻率控制字K直接調(diào)整輸出信號(hào)的頻率與相位，很容易實(shí)現(xiàn)數(shù)字調(diào)頻 FSK和調(diào)相 PSK 。 綜上所述， DDS 的性能在相對(duì)帶寬、頻率分辨率、快速頻率轉(zhuǎn)換、相位連續(xù)性、數(shù)字調(diào)制等方面已遠(yuǎn)遠(yuǎn)突破了傳統(tǒng)頻率合成技術(shù)的水平。 但隨著集成電路工藝的提高，合成信號(hào)的頻率也在不斷提高。其中 Analog Device公司的 DDS 產(chǎn)品 AD9852 時(shí)鐘頻率為 300MHz 內(nèi)部了 12 位 DAC ，相位累加器的位數(shù)為 48 位， 并且具有 FSK ,PSK 等數(shù)字調(diào)制功能，因此成為了本次設(shè)計(jì)的理想選擇。當(dāng)給定一個(gè)精確的參考時(shí)鐘源時(shí)， AD9852就會(huì)產(chǎn)生一個(gè)高穩(wěn)定度、頻率相位幅度均可編程的正弦波輸出。它的相位截?cái)嗟?17位，使得 AD9852 具有極好的自由雜散動(dòng)態(tài)范圍 SFDR 。其結(jié)構(gòu)框圖如 所示。低頻率的時(shí)鐘信號(hào)經(jīng)過(guò) AD9852內(nèi)部的時(shí)鐘乘法器 ,實(shí)現(xiàn)從 4到 20的整數(shù)倍頻，作為系統(tǒng)時(shí)鐘信號(hào)。 2. 加法器 :通過(guò)在相位累加器的后面加上一個(gè)加法器，可以使輸出正弦波的相位延遲與相位控制字相一致。在 AD9852中 ,相位控制字為 14 位。 反向 SINC濾波器是一個(gè) 17個(gè)抽頭的線性相位 F I R 濾波器，該濾波器可以對(duì) DAC 輸出的頻譜進(jìn)行預(yù)校正，使其輸出幅度在奈奎斯特帶寬內(nèi)保持平坦。 4 .數(shù)字乘法器 : 在正弦波形查詢表和 DAC 之間插入一個(gè)數(shù)字乘法器，用來(lái) 對(duì)輸出正弦波進(jìn)行幅度調(diào)制。 5 .附加高速 DAC:在輸出端增加一個(gè)高速 DAC 用于提供余弦輸出， 這使得AD9852 可輸出精確的正交信號(hào)， 并且它能夠當(dāng)作一個(gè)可控 DAC 在不同應(yīng)用中使用。 7 .頻率 /相位寄存器 :這些寄存器用于對(duì)頻率和相位控制字進(jìn)行預(yù)編程，然 后通過(guò)一根控制線執(zhí)行相應(yīng)的操作。AD9852 是以 DDS 技術(shù)為核心的高性能器件 它使用 微米 CMOS 技術(shù)，工作電 壓為 V， 它的時(shí)鐘高達(dá) 300MH z， 具有良好的動(dòng)態(tài)性能。它具有單腳 FSK 和 PSK 數(shù)據(jù)接口， 并可實(shí)現(xiàn)自 動(dòng)雙向頻率掃描功能。技術(shù)具有性能高、成本低和能耗省的特點(diǎn)。 ARM 將其技術(shù)授權(quán)給世界上許多著名的半導(dǎo)體、軟件和 OEM廠商，每個(gè)廠商得到的都是一套獨(dú)一無(wú)二的 ARM 相關(guān)技術(shù)及服務(wù)。 目前，總共有 30 家半導(dǎo)體公司與 ARM 簽訂了硬件技術(shù)使用許可協(xié)議，其中包括 Intel、 IBM、 LG 半導(dǎo) 體、 NEC、 SONY、菲利浦和國(guó)家 半導(dǎo)體這樣的大公司。 ARM 架構(gòu)是面向低預(yù)算市場(chǎng)設(shè)計(jì)的第一款 RISC 微處理器。由于所有產(chǎn)品均采用一個(gè)通用的軟件體系，所以相同的軟件可在所有產(chǎn)品中運(yùn)行（理論上如此）。 ■ ARM7TDMI(Thumb):這是公司授權(quán)用戶最多的一項(xiàng)產(chǎn)品 ,將 ARM7 指令集同 Thumb 擴(kuò)展組合在一起 ,以減少內(nèi)存容量和系統(tǒng)成本。該產(chǎn)品的典型用途是數(shù)字蜂窩電話和硬盤驅(qū)動(dòng)器。在生產(chǎn)工藝相同的情況下 ,性能可達(dá) ARM7TDMI 的兩倍之多。 ②體系擴(kuò)展 西北工業(yè)大學(xué)明德學(xué)院本科畢業(yè)設(shè)計(jì)論文 12 ■ Thumb:以 16位系統(tǒng)的成本 ,提供 32位 RISC性能 ,特別注意的是它所需的內(nèi)存容量非常小。 ④微處理器 ■ ARM710 系列 ,包括 ARM7 ARM710T、 ARM720T 和 ARM740T:低價(jià)、低能 耗、封裝式常規(guī)系統(tǒng)微型處理器 ,配有高速緩存（ Cache）、內(nèi)存管理、寫緩沖和JTAG。 ■ ARM940T、 920T 系列 :低價(jià)、低能耗、高性能系統(tǒng)微處理器 ,配有 Cache、內(nèi)存管理和寫緩沖。 ■ StrongARM:性能很高、同時(shí)滿足常規(guī)應(yīng)用需要的一種微處理器技術(shù) ,與 DEC聯(lián)合研制 ,后來(lái)授權(quán)給 Intel。 ■ ARM7500 和 ARM7500FE:高度集成的單芯片 RISC 計(jì)算機(jī) ,基于一個(gè)緩存式ARM7 32 位內(nèi)核 ,擁有內(nèi)存和 I/O 控制器、 3 個(gè) DMA 通道、片上視頻控制器和調(diào)色板以及 立體聲端口 。特別適合電視頂置盒和網(wǎng)絡(luò)計(jì)算機(jī)（ NC）。按性能分成兩個(gè)不同的系列： STM32F103“增強(qiáng)型”系列和 STM32F101“基本型”系列。 （ 1） ARM CortexM3內(nèi)核的 STM32 系列處理器特點(diǎn) ■ 兩個(gè)系列都內(nèi)置 32K 到 128K 的閃 存，不同的是 SRAM 的最大容量和外設(shè)接口的組合。 待機(jī)時(shí)下降到 2μ A ■ STM32 系列將為業(yè)界帶來(lái) — ARM 公司的高性能 “ CortexM3” 內(nèi)核 ,而 ARM7TDMI 只有 。下面就對(duì)各個(gè)部分加以介紹。 3 .輸出波形 : 正弦波、方波、 2FSK、 2PSK 、 2ASK、掃頻信號(hào) 總體方案 圖 總體設(shè)計(jì)包括硬件設(shè)計(jì)和軟件設(shè)計(jì)。軟件設(shè)計(jì)需要完成鍵盤輸入、 LCD顯示、 脈寬調(diào)制信號(hào)的產(chǎn)生、 DDS 芯片的寫入以及輸出信號(hào)幅度的控制等功能。 1 .DDS 波形產(chǎn)生電路 波形的產(chǎn)生主要是通過(guò)微控制器向 DDS 芯片寫入頻率控制字，改變波形的頻率，實(shí)現(xiàn)波形的頻率在規(guī)定的范圍內(nèi)可以隨意調(diào)節(jié)。對(duì)于方波，可將輸出的正弦波經(jīng)過(guò)低通濾波器接到高速比較器的輸入端，經(jīng)比較器輸出方波。 2．微控制器 控制電路 微控制器 的主要工作是 完成 LCD 顯示機(jī) 對(duì)鍵盤進(jìn)行掃描，從鍵盤接收相應(yīng)的鍵值，包括合成信號(hào)的頻率，幅度的放大和衰減倍數(shù)以及各種功能按鍵的值，再通過(guò)鍵值解釋程序執(zhí)行相應(yīng)的操作。為了實(shí)現(xiàn)數(shù)字調(diào)制，可由 微控制器產(chǎn)生 脈寬調(diào)制信號(hào)，作為內(nèi)調(diào)制源接到 AD9852 的數(shù)字調(diào)制輸入管腳，實(shí)現(xiàn)內(nèi)部數(shù)字調(diào)制。 微控制器 可以通過(guò) 控制程控增益放大器 ，實(shí)現(xiàn)信號(hào)幅值在規(guī)定范圍內(nèi)調(diào)節(jié)。 微控制器控制電路的設(shè)計(jì) STM32的主要功能首先是對(duì)各部分器件進(jìn)行初始化， 尤其需要對(duì) DDS芯片 A D 9852 的各個(gè)寄存器進(jìn)行復(fù)位， 設(shè)定工作模式， 使其開(kāi)始正常工作。根據(jù)設(shè)定的幅度大小，控制衰減器的衰減倍數(shù)，使輸出信號(hào)滿足要求。 本次 設(shè)計(jì)中采用的是 STM32V8T6共有 5組 I/O口，分別為 GPIOA、 GPIOB、 GPIOC、GPIOD、 GPIOE，除去一些特殊的復(fù)用 I/O 口用做系統(tǒng)時(shí)鐘及 JTAG 調(diào)試下載，剩余的 I/O 口也足夠用來(lái)驅(qū)動(dòng)各個(gè)功能模塊，它們的各自功能如下表。 2. FDATA: 多功能復(fù)用引腳。 BPSK 模式時(shí)，低電平選相位 1，高電平選相位 2； Chirp模式時(shí)，高電平使 DDS 輸出保持當(dāng)前頻率。 4./WR : 并行模式下的寫控制端，與串行模式片選端復(fù)用。要向 AD9852 寄存器內(nèi)寫數(shù)據(jù)，先是寫到端口的緩沖器里，等工作模式所需的數(shù)據(jù)寫完后，再在此引腳上加一持續(xù)至少 8 個(gè)系統(tǒng)時(shí)鐘周期的高電平， 使 DDS 芯片按照所設(shè)置的方式運(yùn)行。 ： AD9852 并行模式地址線。 : AD9852 的復(fù)位端，持續(xù) 10 個(gè)系統(tǒng)時(shí)鐘周期的高電平可以準(zhǔn)確復(fù)位，內(nèi)部寄存器的狀態(tài)為缺省狀態(tài)。 :AD8370 串行時(shí)鐘線。 、 TDI、 TMS、 TCK、 TDO、 REST： MCU JTAG 調(diào)試下載端口。 :測(cè)試用 LED 燈接口。 :LCD 串行地址線。 :LCD 復(fù)位線。但此信號(hào)還不能直接輸出，需要經(jīng)過(guò)信號(hào)的調(diào)理，實(shí)現(xiàn)了指標(biāo)要求后方能輸出。圖 、 所示為 DDS 芯片AD9852 及其外圍電路圖，主要由時(shí)鐘電路、復(fù)位電路、 AD9852 外圍接口電路和低通濾波器組成。由于 TCXO( 溫度補(bǔ)償晶體振蕩器 )利用熱敏電阻網(wǎng)絡(luò)能夠補(bǔ)償晶振頻率隨溫度的變化，在 0 到 400 ℃溫度變化范圍內(nèi)，頻率穩(wěn)定度小于 ，因此選擇了高精度 20MHz 有源 TCXO 作為時(shí)鐘發(fā)生器，產(chǎn)生的時(shí)鐘信號(hào)輸入到 AD9852的 REFCLK引腳上，經(jīng)過(guò) AD9852內(nèi)部的時(shí)鐘乘法器5倍頻后，生成 1OOMHz 的內(nèi)部系統(tǒng)時(shí)鐘。 2 .復(fù)位電路 AD9852 在上電之后并不能立即工作，必須通過(guò)可靠復(fù)位之后才能有序的 執(zhí)行程序。因此，復(fù)位電路 西北工業(yè)大學(xué)明德學(xué)院本科畢業(yè)設(shè)計(jì)論文 21 的設(shè)計(jì)要求有兩個(gè) :一要保證 AD9852 可靠復(fù)位，必須保證保持高電平的最小時(shí)間大于 10 個(gè)時(shí)鐘周期 :二要有一定的抗干擾能力。 因此當(dāng)外部時(shí)鐘晶振為 20MHz ， AD9852內(nèi)部的 PLL時(shí)鐘 5倍頻，時(shí)鐘信號(hào)最終變頻為 100MHz ，時(shí)鐘周期 1Ons ， 10 個(gè)系統(tǒng)時(shí)鐘周期 100ns 。 3 .AD9852 接口電路 盡管 DDS 芯片 AD9852 的功能很強(qiáng)大 ， 能夠滿足多種應(yīng)用的 要求， 但它仍需少量外圍器件搭配在一起，使之更好的工作。 AD9852 共有 80根引腳， 采用 L Q F P封裝形式。 A0 ,Al 和 A2還具有復(fù)用功能，可在串行編程中使用。第 20 引腳 I/O UDCLK 為雙向頻率更新信號(hào)線， 由控制寄存器設(shè)定其輸入輸出方向當(dāng)為輸入時(shí)，在時(shí)鐘的上升沿將程序寄存器的數(shù)據(jù)送給內(nèi)部 IC ，進(jìn)行數(shù)據(jù)處執(zhí)行相應(yīng)的操作 。 /WR 引腳在并行方式時(shí)，寫并行數(shù)據(jù)到程序寄存器， 它還有 SCLK 功能， 用作串口時(shí)鐘信號(hào)。 第 70 引腳 S/PSELECT 用作串并行選擇口。 FDATA 是一個(gè)重要的引腳，它的功能由程序控制寄存器選擇，可完成多種功能。 2FSK 模式時(shí)，邏輯低選擇頻率 Fl， 邏輯高選擇頻率 F2 ； BPSK 模式時(shí)，邏輯低選擇相位 1，邏輯高選擇 西北工業(yè)大學(xué)明德學(xué)院本科畢業(yè)設(shè)計(jì)論文 22 相位 2 。 功能使頻率累 加器保持當(dāng)前頻率暫停掃頻， 為低時(shí)則繼續(xù)線性掃頻。 VINP 為電壓輸入正極， 內(nèi)部高速比較器的正向輸入端 ； VINN 為電壓輸入負(fù)極，內(nèi)部高速比較器的反向輸入端 。 IOUT1 為余弦 DAC 單極電流輸出端， IOUT1B 為余弦 DAC 單極輔助電流輸出端， IOUT2 為控制 DAC 單極電流輸出端， IOUT2B 為控制 DAC 單極輔助電流輸出端。 DACBP引腳用于連接兩個(gè) DAC普通旁路電容，在它與 AVDD之 間 接一個(gè) 電容可改善諧波失真。PLLFILTER 引腳用于連接參考時(shí)鐘乘法器 PLL 濾波的外部零 點(diǎn)校正網(wǎng)絡(luò)， 該校正網(wǎng)絡(luò)由 電阻串連一個(gè) 的電容組成， 另一邊與 AVDD (6 引腳 )相連 (盡量靠近 ) 。 DIFFCLK 為差分參考時(shí)鐘輸入使能引腳，此腳為高電平時(shí)，輸入為差分時(shí)鐘信號(hào)，最小差分信號(hào)幅度的峰峰值為 800mv， 在電路中將此引腳接 AGND ,表示采用單端時(shí)鐘輸入。 REFCLK 為單端時(shí)鐘輸入引腳， 由 TCXO 產(chǎn)生的時(shí)鐘信號(hào)送入此引腳，最終生成 100MHz 的系統(tǒng)時(shí)鐘信號(hào)。與其它 DDS 芯片相比， AD9852 不僅功能強(qiáng)大，而且所需外圍電路也非常簡(jiǎn)單 便于使用。 在實(shí)際設(shè)計(jì)濾波器過(guò)程中，人們用一個(gè)可實(shí)現(xiàn)的衰減特性來(lái)逼近理想特性，根據(jù)不同的逼近準(zhǔn)則，采用不同的衰減特性，有不同的頻響濾波器。巴特沃茲低通濾波器的響應(yīng)最為平坦， 它的通帶內(nèi)沒(méi)有波紋，在靠近零頻處，有最平坦通帶，趨向阻帶時(shí)衰減單調(diào)增大。切比雪夫?yàn)V波器在通帶內(nèi)衰減在零值 和一個(gè)上限值之間做等起伏變化，阻帶內(nèi)衰減單調(diào)增大。比較來(lái)看，橢圓函數(shù)濾波器的性能更好，可以滿足系統(tǒng)設(shè)計(jì)要求。再通過(guò)ρ和 n。 由上式計(jì)算出的 C 和 L 的值并不能直接應(yīng)用，還需要進(jìn)行變換。利用下列公式 : C = ?? ??????????? (53) R = ?????????? (54) 計(jì)算出電感的等效電阻和電容，將等效的電阻電容加入電路中，再逐級(jí)優(yōu)化電容值和電感值即可。根據(jù)設(shè)計(jì)要求，輸出電路要實(shí)現(xiàn)對(duì)輸出波形在 0V5V VPP(1Hz10MHz)的范圍內(nèi)幅度程控并且連續(xù)可調(diào)，因此需要經(jīng)過(guò)可調(diào)增益放大器 (細(xì)調(diào) )和程控增益放大器 (粗調(diào) )來(lái)完成這些功能。 1 .可調(diào)增益放大器 AD9852 DACRS 引腳所接的電阻就限定了其輸出的最大電流，就本次設(shè)計(jì)而言所接電阻為 ，所以 AD9852DAC 輸出的電流為 I=外部所接負(fù)載電阻為 51Ω 所以 AD9852 理論上 輸出的 波形最大 幅度 為 VPP 實(shí)測(cè)為 390mV 左右，由于隨著頻率的升高 AD9852 輸出波形的幅度會(huì)降低，在輸出 1MHz 時(shí)輸出幅度就開(kāi)始有明顯下降，到 10MHz 是輸出的峰峰值為 100mV左右。這樣相當(dāng)于 AD9852 輸出的信號(hào)對(duì)于后級(jí)電路是一個(gè)穩(wěn)定的幅度，便于后級(jí)程控放大。 2 .程控增益放大器 在這次畢業(yè)設(shè)計(jì)中采用了美國(guó)