第2章硬件結(jié)構(gòu)-在線瀏覽
2024-11-10 16:12本頁(yè)面
【正文】 許多空閑單元，但用戶并不能使用。PC不占據(jù) RAM單元，它在物理上是獨(dú)立的，因此是不可尋址的寄存器。 MCS51的寄存器在片內(nèi) RAM都有映像地址。 字節(jié)地址 位地址 字節(jié)地址 電信學(xué)院 20 2022/10/24 堆棧操作 向上生長(zhǎng)型 （向地址增大的方向生成）： MCS—51系列 堆棧類型 向下生長(zhǎng)型（向地址較低的方向生成）： MCS—96系列 堆棧指針 SP （ 8位）： MCS—51系列的堆棧是按“ 先進(jìn)后出 ”原則存取數(shù)據(jù)的存儲(chǔ)區(qū)。 數(shù)據(jù)入棧時(shí)：先 SP自動(dòng)加 1，后寫(xiě)入數(shù)據(jù)， SP始終指向棧頂?shù)刂贰? —— ―先彈后減” 復(fù)位時(shí) SP=07H。 電信學(xué)院 22 2022/10/24 內(nèi)部程序存儲(chǔ)器 80C51內(nèi)有 4KB ROM，其地址為 0000H～ 0FFFH（內(nèi)部 ROM）。 系統(tǒng)復(fù)位后 (PC)＝ 0000H，開(kāi)始取指令執(zhí)行程序。 作用： （ 1）用來(lái)存放固化了的用戶程序，取指地址由程序計(jì)數(shù)器 PC給出， PC具有自動(dòng)加 1的功能； （ 2）固化一片數(shù)據(jù)區(qū)，存放被查詢的表格和參數(shù)等。 程序存儲(chǔ)器保留的單元： 存儲(chǔ)器結(jié)構(gòu)特點(diǎn) 普林斯頓結(jié)構(gòu)： 程序和數(shù)據(jù)共用一個(gè)存儲(chǔ)器邏輯空間 ， 統(tǒng)一編址 。 物理上 4個(gè)存儲(chǔ)器地址空間： 片內(nèi)程序存儲(chǔ)器 片外程序存儲(chǔ)器 片內(nèi)數(shù)據(jù)存儲(chǔ)器 片外數(shù)據(jù)存儲(chǔ)器 邏輯上 3個(gè)存儲(chǔ)器地址空間 ： 64KB 程序存儲(chǔ)器 256B 片內(nèi)數(shù)據(jù)存儲(chǔ)器 64KB 片外數(shù)據(jù)存儲(chǔ)器 8031 8051 64KB 電信學(xué)院 27 2022/10/24 存儲(chǔ)器小結(jié)： MCS—51的程序存儲(chǔ)器與數(shù)據(jù)存儲(chǔ)器是分開(kāi)的（屬于哈佛結(jié)構(gòu)），地址空間重迭，最大可擴(kuò)展到 64KB。 （ 2） 805 8751內(nèi)部有 4KB ROM/EPROM： =0，使用外部程序存儲(chǔ)器； =1，使用內(nèi)部程序存儲(chǔ)器 4KB空間，當(dāng) PC的值超過(guò) 4KB 范圍時(shí)，自動(dòng)轉(zhuǎn)向外部程序存儲(chǔ)器。 EAEAEA MCS—51共有四個(gè) 8位的雙向并行 I/O口，分別記作 P0、 P P2和 P3。 口是一個(gè)綜合概念，是一個(gè)集數(shù)據(jù)輸入緩沖、數(shù)據(jù)輸出驅(qū)動(dòng)及鎖存等多項(xiàng)功能為一體的I/O電路。 并行輸入 /輸出口電路 P0口： 一個(gè)數(shù)據(jù)輸出鎖存器和兩個(gè)三態(tài)數(shù)據(jù)輸入緩沖器。當(dāng)作為通用的 I/O口使用時(shí)，內(nèi)部的控制信號(hào)為低電平，封鎖與門(mén)將輸出驅(qū)動(dòng)電路的上拉場(chǎng)效應(yīng)管（ FET）截止，同時(shí)使 MUX接通鎖存器 ~Q端的輸出通路。首先它不再需要多路轉(zhuǎn)接電路 MUX，其次是電路的內(nèi)部有上拉電阻。作為輸出口使用時(shí)，已能向外提供推拉電流負(fù)載，無(wú)需再外接上拉電阻。 P2口也可以作為通用 I/O口使用。但通常應(yīng)用情況下， P2口是作為 高位地址線 使用，此時(shí)多路轉(zhuǎn)接開(kāi)關(guān)應(yīng)倒向相反方向。 對(duì)于第二功能為輸出的信號(hào)引腳，當(dāng)作為 I/O使用時(shí)，第二功能信號(hào)引線應(yīng)保持高電平，與非門(mén)開(kāi)通，以維持從鎖存器到輸出端數(shù)據(jù)輸出通路的暢通。 電信學(xué)院 33 2022/10/24 電信學(xué)院 34 2022/10/24 電信學(xué)院 35 2022/10/24 端口小結(jié)： （ 1）系統(tǒng)總線： 地址總線（ 16位 ） ： P0（地址低 8位）、 P2口（地址高 8位） 數(shù)據(jù)總線（ 8位 ） ： P0口（地址 /數(shù)據(jù)分時(shí)復(fù)用，借助 ALE）； 控制總線（ 6根 ） ： P3口的第二功能和 2 31腳； （ 2）供用戶使用的端口： P1口、部分未作第二功能的 P3口； （ 3） P0口作地址 /數(shù)據(jù)時(shí)，是真正的雙向口，三態(tài)，負(fù)載能力 為 8個(gè) LSTTL電路； P1～ P3是準(zhǔn)雙向口，負(fù)載能力為 4個(gè) LSTTL電路。 電路與時(shí)序 時(shí)鐘電路 時(shí)鐘頻率 范圍要求在 ～ 12MHz之間。 晶體振蕩器的振蕩頻率決定
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1