dsp復習材料-在線瀏覽
2024-09-14 18:02本頁面
【正文】 空間分開與否。 哈佛結(jié)構(gòu)的特點：使用兩個獨立的存儲器模塊，分別存儲指令和數(shù)據(jù)，每個存儲模塊都不允許指令和數(shù)據(jù)并存； 使用獨立的兩條總線，分別作為CPU與每個存儲器之間的專用通信路徑，而這兩條總線之間毫無關(guān)聯(lián)。 TMS320LF2407A采用改進的哈佛結(jié)構(gòu)，芯片內(nèi)部具有六條16位總線，即程序地址總線（PAB）、數(shù)據(jù)讀地址總線（DRAB）、數(shù)據(jù)寫地址總線（DWAB）、程序讀總線（PRDB）、數(shù)據(jù)讀總線（DRDB）、數(shù)據(jù)寫總線（DWEB），其程序存儲器總線和數(shù)據(jù)存儲器總線相互獨立，支持并行的程序和操作數(shù)尋址，因此CPU的讀/寫可在同一周期內(nèi)進行，這種高速運算能力使自適應(yīng)控制、卡爾曼濾波、神經(jīng)網(wǎng)絡(luò)、遺傳算法等復雜控制算法得以實現(xiàn)。 計算機在執(zhí)行一條指令時，總要經(jīng)過取指、譯碼、取數(shù)、執(zhí)行運算等步驟，需要若干個指令周期才能完成。即第一條指令取指后，在譯碼時，第二條指令就取指；第一條指令取數(shù)時，第二條指令譯碼，而第三條指令就開始取指，??，依次類推，如圖所示。DSP處理器所采用的將程序存儲空間和數(shù)據(jù)存儲空間的地址與數(shù)據(jù)總線分開的哈佛結(jié)構(gòu)，為采用流水線技術(shù)提供了很大的方便。它們可以在一個指令周期內(nèi)同時進行運算。因此，DSP在進行連續(xù)的乘加運算時，每一次乘加運算都是單周期的。許多DSP的處理單元結(jié)構(gòu)還可以將一些特殊的算法，例如FFT的位碼倒置尋址和取模運算等，在芯片內(nèi)部用硬件實現(xiàn)，以提高運行速度。 DSP240x系列芯片的指令周期是多少？ 答：采用4μm NMOS制造工藝，早期DSP的指令周期約400ns，運算速度為5MIPS。TMS320LF240x運行速度可達30MIPS，使得指令周期縮短到30MHz。TMS320C6203的時鐘為300MHz，運行速度達到2400MIPS。如：TMS320C54x中的FIRS和LMS指令，分別用于系數(shù)對稱的FIR濾波器和LMS算法。為防止運算過程中溢出，有的累加器達到40位。 TMS320LF2407DSP 芯片的外設(shè)接口有那些？ 答：新一代DSP的接口功能越來越強，片內(nèi)具有主機接口(HPI)，直接存儲器訪問控制器(DMAC)，外部存儲器擴展口，A/D接口，串行通信口，中斷處理器，定時器，鎖相環(huán)時鐘產(chǎn)生器以及實現(xiàn)在片仿真符合IEEE ，更易于完成系統(tǒng)設(shè)計。～4W，可用電池供電。 TMS320LF2407DSP 的乘法功能是如何實現(xiàn)的？ 答：通用微處理器中的乘法指令往往需要多個指令周期，而由于DSP芯片具有專用的硬件乘法器，使得乘法可在一個指令周期內(nèi)完成，還可以與加法并行進行，即完成一個乘法和加法只需一個指令周期。 TMS320C2407系列芯片的組成？ 答：（1）CPU（2）存儲器（3）片上外設(shè) DSP最重要的特點：特殊的內(nèi)部結(jié)構(gòu)、強大的信息處理能力及較高的運行速度。專用型DSP芯片，為特定的DSP運算而設(shè)計，如數(shù)字濾波、卷積和FFT等，通過加載數(shù)據(jù)、控制參數(shù)或在管腳上加控制信號的方法使其具有有限的可編程能力。兩種基本表示方法：? 整數(shù)表示方法：主要用于控制操作、地址計算和其他非信號處理的應(yīng)用。定點表示并不意味著一定是整數(shù)表示。浮點數(shù)在運算中，表示數(shù)的范圍由于其指數(shù)可自動調(diào)節(jié)，因此可避免數(shù)的規(guī)格化和溢出等問題。 TMS320LF2407 DSP的引腳分布，具有144個引腳 事件管理器A(EVA)引腳； 事件管理器B(EVB)引腳 模數(shù)轉(zhuǎn)換器(ADC)引腳 通信模塊(CAN/SPI/SCI)引腳； 外部中斷與時鐘引腳； 振蕩器/PLL/FLASH/引導程序及其他引腳 JTAG仿真測試引腳 地址/數(shù)據(jù)和存儲器控制信號引腳； 電源引腳。DP=6:地址0300h－037Fh ADDC 0 。 .include 。相當于主程序的入口 LACC 1234h LACC 12h,4 MAR *,AR3 LAR AR3,3490h LAR AR4,2082h LAR AR5,12h LDP 4 。 .include 。相當于主程序的入口 LDP 4 。 。引用頭部文件 .def _c_int0 .text 。相當于主程序的入口 LDP 6 。給（0302h）賦初值8 SPLK 4,4h 。給（0307h）賦初值10 SPM 0 。AR2為當前AR LAR AR2,0302h 。T←x MPY 5 。y的地址 LTP * 。P←10y LAR AR2,0307h 。z→T，ACC+P→ACC MPY 3 。( 5X+10Y) 3Z累加,累加器減乘積寄存器 LAR AR2,030Ah 。 ACC低16位復制到指定的數(shù)據(jù)存儲單元030Ah SACH *
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1