eda第6章eda應(yīng)用工具深入(宏功能模塊)-在線瀏覽
2024-09-14 09:32本頁面
【正文】 AHDL包含文件。 ? 輸出文件 .vhd ： 要在 VHDL設(shè)計中實例化的宏功能模塊包裝文件。 ? 輸出文件 ： VerilogHDL設(shè)計所用宏功能模塊包裝文件中模塊的空體或 blackbox申明，用于在使用 EDA 綜合工具時指定端口方向。 ? 輸出文件 ： 宏功能模塊包裝文件中實體的 VHDL例化示例。 宏功能模塊概述 在 QuartusII中對宏功能模塊進行例化 在 VerilogHDL和 VHDL中例化 使用端口和參數(shù)定義 使用端口和參數(shù)定義生成宏功能模塊 計數(shù)器 乘 累加器和乘 加法器 加法 /減法器 RAM 乘法器 移位寄存器 算數(shù)運算模塊庫 參數(shù)化乘法器 lpm_mult宏功能模塊的基本參數(shù)表 lpm_mult （ 1）調(diào)用 lpm_mult （ 2） lpm_mult參數(shù)設(shè)置 輸入輸出位寬設(shè)置 乘法器類型設(shè)置 （ 3）編譯仿真 8位有符號乘法器電路 功能仿真波形 計數(shù)器模塊 計數(shù)器輸
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1