【正文】 n個地址輸入 m個雙向數(shù)據(jù)引腳 （正常操作條件下數(shù)據(jù)引腳也可輸入數(shù)據(jù)） 芯片使能端（ CE或者 CE’） 讀使能端（ RD或 RD’） 寫使能端（ WR或 WR’） 或一個組合的信號，如 R/W’ 內(nèi)部芯片組成 ROM、 RAM芯片內(nèi)部組成相似。此時可使用多維譯碼。如果 CE=0,譯碼器無效，則不選 擇任何單元。如果 CE=1且 OE=1，則輸出緩沖器有效，數(shù)據(jù)從芯片中輸出； 否則，輸出是三態(tài)。 如 :4096 1的芯片，其線性組成需要一個 12～ 4096 譯碼器，大小與輸出的數(shù)量（ 4096）成正比。兩個譯碼器一起大約 是那個大譯碼器大小的 3%。大多數(shù)存儲器系統(tǒng)需要組合多個芯片。 ② 所需的芯片數(shù)量 例： 用 1K 4位 芯片組成 32K 8位 的存儲器，所需芯片為： ③ 如何把許多芯片連接起來。 一、組合構(gòu)造多位 連接芯片相應(yīng)的地址和控制信號，數(shù)據(jù)引腳連 到數(shù)據(jù)總線的不同位。 ◆ 第一個芯片數(shù)據(jù)引腳連到數(shù)據(jù)總線的第 3位 和第 2位， ◆ 第二個芯片數(shù)據(jù)引腳則連在第 1位和第 0位。 圖 （ a）使用高位交叉 ，各芯片高位地址相同， 同一芯片所有存儲單元在系統(tǒng)內(nèi)存中相鄰。 低位交叉能為流水線存儲器訪問提供速度上的優(yōu)勢，對能同時從多于一個存儲器單元中讀取數(shù)據(jù)的 CPU來說，低位交叉也存在速度上的優(yōu)勢。 需要 4片 16K 8位的芯片 64K 8位的存儲器： 16位地址線 A15～ A0 16K 8位的芯片的片內(nèi)地址線： 14根 用 16位地址線中的低 14位 A13～ A0進(jìn)行片內(nèi)尋址 高兩位地址 A1 A14用于選擇芯片 設(shè)存儲器從 0000H開始連續(xù)編址，則四塊芯片的地址分配： 第一片地址范圍為： 0000H～ 3FFFH 第二片地址范圍為： 4000H～ 7FFFH 第三片地址范圍為： 8000H～ BFFFH 第四片地址范圍為： C000H～ FFFFH A15A14 A13A12……… A2A1A0 00 00000000000000 00 11111111111111 0000H～ 3FFFH 第一片 01 00000000000000 01 11111111111111 4000H～ 7FFFH 第二片 10 00000000000000 10 11111111111111 8000H～ BFFFH 第三片 11 00000000000000 11 11111111111111 C000H～ FFFFH 第四片 片內(nèi)地址 芯片使能 端 地址 CE0 CE1 CE2 CE3 三、字、位擴展 用 2K 4位 的存儲芯片構(gòu)成 4K 8位 存儲器 2K 4 位 RA M 芯片 A 10 12 位地址 2K 4 位 RA M 芯片 2K 4 位 RA M 芯片 2K 4 位 RA M 芯片 A 9 A 0 … … … … … … D 0 D 1 D 4 8 位數(shù)據(jù) CS 0 R/W CS 0 CS 1 CS 1 A 11 D 3 D 2 D 7 D 6 D 5 多字節(jié)數(shù)據(jù)組成 用多個字節(jié)表示整型、浮點或字符串?dāng)?shù)值，必須存 儲在多個單元中， CPU應(yīng)定義數(shù)據(jù)在這些單元中的順序。 ◆ 低端優(yōu)先 （ little endian） 最低字節(jié)存儲在單元 X中，次低字節(jié)存儲在 X+1 中，以此類推。 ◆ 小 endian結(jié)構(gòu) 最左邊的位是位 0，最右邊的位是位 7。 該多字節(jié)值的首字節(jié)地址必須是該信息寬度 (字 節(jié)數(shù) )的整數(shù)倍。 8 個字節(jié) 字節(jié) 半字 單字 雙字 字節(jié) 雙字 單字 單字 字節(jié) （ a ） 8 個字節(jié) 字節(jié) 單字 字節(jié) 雙字 單字 字節(jié) （ b ） 浪費 浪費 半字 字節(jié)信息的起始地址為： … 半字信息的起始地址為： … ０ 單字信息的起始地址為： … ００ 雙字信息的起始地址為： … ０００ 刷 新 刷新是動態(tài)存儲器區(qū)別于靜態(tài)存儲器的明顯標(biāo) 志。推遲的程度與刷新線路 操作類型有關(guān)。 1. 刷新周期 從上一次對整個存儲器刷新結(jié)束到下一次 對整個存儲器全部刷新一遍的時間間隔。 2. 刷新方式 (1) 集中式刷新 在刷新周期內(nèi)集中安排刷新時間 ， 在刷新時 間內(nèi)停止 R/W操作 。 假設(shè)存儲器的存取周期為 ?s。 ◆ 缺點： 刷新時間內(nèi)不能使用存儲器，形成一段 “死區(qū)”，且芯片的存 儲 行數(shù)越多，死區(qū)越長。 刷新 128 ? s （ 128 個系統(tǒng)周期） …… 讀 / 寫 刷新 讀 / 寫 刷新 讀 / 寫 存取 周期 系統(tǒng) 周期 ? s ? s 存儲芯片的存取周期： ?s 系統(tǒng)存取周期應(yīng)： 1?s ◆ 優(yōu)點： 不存在“死區(qū)”，控制較簡單。 (3) 異步式刷新 是上述兩種方式的結(jié)合 。 行數(shù) 。 128≈ ?s） 刷新一行 。 目前最常用的是異步式刷新 。 對系統(tǒng)設(shè)計者而言， CPU和各 I/O設(shè)備之間的接口非常相似。 1. 輸入設(shè)備的一般接口電路 輸入設(shè)備來的數(shù)據(jù)傳送到三態(tài)緩沖器，當(dāng)?shù)刂房? 線和控制總線上的值正確時，緩沖器設(shè)為有效，數(shù)據(jù) 傳到數(shù)據(jù)總線上， CPU可以讀取數(shù)據(jù)。 ◆ 使能邏輯 每個 I/O設(shè)備有唯一的地址。同時 必須從控制總線上得到正確的控制信號。 圖 (b)： 一個輸入設(shè)備的使能邏輯 設(shè)備所在系統(tǒng)有 8位地址 及 RD、 IO/M 信號 設(shè)備地址為 1111 0000 用組合邏輯（使能邏輯必須在單個時鐘 周期內(nèi)產(chǎn)生），不能使用時序器件。獲得正 確的地址和控制信號后，發(fā)出寄存器的 LD信號， 促使它從數(shù)據(jù)總線上讀數(shù)據(jù)。 圖 （ b）： 輸出設(shè)備產(chǎn)生裝載信號的邏輯 端口地址為 1111 0000 與圖 （ b）大致相同，只是用 WR代替了 RD 3. 輸入輸出組合接口 本質(zhì)上是兩個接口： 一個用于輸入，另一個用于輸出。 如下圖： 地址為 1111 0000的組合 I/O接口 圖 帶接口和使能 /裝載邏輯的雙向輸入輸出設(shè)備 ，與 CPU交互時，存在 時序上的問題。 ? 通常為高電平。 ? CPU讀取這一信號，并繼續(xù)輸出同樣的地址和控制信號，使緩沖器保持有效。 設(shè)置 READY為低電平而生成的附加時鐘周期叫做 等待狀態(tài) （ wait states）。 ? I/O設(shè)備通過緩沖器將數(shù)據(jù)輸出到數(shù)據(jù)總線上，并重 新設(shè)置 READY為高電平。 輔助存儲器 1. 輔助存儲器作為主存儲器的后援存儲器，用于存放 CPU當(dāng)前暫時不用的程序和數(shù)據(jù)。從輔存所處的位置和與主機交換信息的方式看，它屬于外部設(shè)備的一種。 2. 磁表面存儲器存儲信息的原理 利用磁性材料在不同方向的磁場作用下，形成 的兩種穩(wěn)定的剩磁狀態(tài)來記錄信息。利用磁頭來 形成和判別磁層中的不同磁化狀態(tài)。 ◆ 寫磁頭： 用于寫入信息的磁頭。 復(fù)合磁頭： 既可用于讀出，又可用于寫入的磁頭。由磁頭縫隙對準(zhǔn)運動的磁層進(jìn)行讀 /寫操作。 局部磁化單元 載磁體 寫線圈 S N I 局部磁化單元 寫線圈 S N 鐵芯 磁通 磁層 寫入“ 0” 寫入“ 1” I 寫 N 讀線圈 S 讀線圈 S N 鐵芯 磁通 磁層 運動方向 運動方向 s s t t f f e e 讀出 “ 0” 讀出 “ 1” 讀 數(shù)據(jù)系列 PM FM MFM NRZ NRZ1 RZ 1 1 1 1 1 0 0 0 0 位周期 T 磁表面存儲器的記錄方式 1. 歸零制 (RZ) 寫 0時，先發(fā) +I，然后回到 0； 寫 1時，先發(fā) I,，然后回到 0。即只有信息變換時，才在磁層中產(chǎn)生轉(zhuǎn)變區(qū)。 寫 0時，寫入電流維持原方向不變。 NRZ1 數(shù)據(jù)系列 1 1 1 1 1 0 0 0 0 讀出信號 4. 調(diào)相制 (PM) 又稱為相位編碼。 PM 數(shù)據(jù)系列 1 1 1 1 1 0 0 0 0 讀出信號 5. 調(diào)頻制 (FM) 寫 1時，不僅在位周期的中心產(chǎn)生磁化翻轉(zhuǎn)，而且在位與位之間也必須翻轉(zhuǎn)。