【正文】 貨機(jī)有兩種飲料可以出售，售價(jià)分別為 2 元和 3元。如果投入金額總值等于或超過售價(jià)就可以將飲料放出，并具有相應(yīng)的找零錢功能。如等待時(shí)間超過 10 秒鐘，則認(rèn)為用戶放棄選購，售貨機(jī)自動(dòng)回到等待狀態(tài)，等待新的交易。 （ 2）每次交易完成，售貨機(jī)自動(dòng)回到等待狀態(tài)，等待新的交易。若某次投幣后金額不足，且一定時(shí)限內(nèi)不再投幣（ 10秒左右），則交易失敗，并退幣，顯示退還金額。 （ 5）相應(yīng)顯示有延時(shí)和時(shí)控功能。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是，將一項(xiàng)工程設(shè)計(jì)或稱設(shè)計(jì)實(shí)體 (可以是一個(gè)元件、一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分，即端口）和內(nèi)部（或稱不可視部分）。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計(jì)的基本點(diǎn)。其中比 較著名的的有 VHDL 語言、 AHDL 語言、 Verilog HDL 語言等。它是以 ADA 語言為根源，就像將被看到的整體結(jié)構(gòu)的 VHDL 和其他的 VHDL 報(bào)表。它經(jīng)歷了一些修改意見和修改，直至1987 年 12月獲得通過，成為 IEEE 1076 至 1987 標(biāo)準(zhǔn)。之后 IEEE 對(duì) 87 版本進(jìn)行了修訂，于 1933 年推出了較為完善的 93 版本（被定為 ANSI/IEEE std 10761993 標(biāo)準(zhǔn)），使得 VHDL 語言的編程更加靈活方便。而 VHDL 語言有不同于軟件編程語言，在編程結(jié)構(gòu)和規(guī)范上有自己的特點(diǎn)，在此，本文就從簡單介紹 VHDL語言基礎(chǔ)開始。前 4種是可以分別編譯的源設(shè)計(jì)單元。一個(gè)實(shí)體是設(shè)計(jì)中最基本的。如果設(shè)計(jì)分層次，那么最高層的描述將有低層描述的說明附在它里面。 所有實(shí)體可以有一個(gè)構(gòu)造體的說明來模擬。一個(gè)單一的實(shí)體可以有多個(gè)構(gòu)造體。 配置：配置用于從庫中選取所需單元來組成系統(tǒng)設(shè)計(jì)的不同 版本。一個(gè)配置可以被視為像一個(gè)零件清單進(jìn)行設(shè)計(jì)。 包集合：包集合存放各種設(shè)計(jì)模塊都能共享的數(shù)據(jù)類型、常數(shù)和子程序等。想想包含使用的工具建立的設(shè)計(jì)的一個(gè)工具箱作為一個(gè)包。庫可由用戶生成或者是由 ASIC芯片制造商提供，以便在設(shè)計(jì)中為大家共享。 除了以上介紹的各種 術(shù)語，其它術(shù)語還有： 驅(qū)動(dòng)程序：這是一個(gè)信號(hào)上的一個(gè)源。 總線：這個(gè)詞，“巴士”通常使我想起一組信號(hào)或某個(gè)特定的通信方式，用于設(shè)計(jì)的硬件。 屬性：一個(gè)關(guān)于 VHDL 對(duì)象連接到 VHDL 的物體或預(yù)先確定的數(shù)據(jù)的屬性數(shù)據(jù)。 通用：泛指是 VHDL 語言傳遞信息實(shí)體參數(shù)的任期。 進(jìn)程：一個(gè)進(jìn)程是執(zhí)行的 VHDL 中的一個(gè)基本單位。 自動(dòng)售貨機(jī)的設(shè)計(jì)與實(shí)現(xiàn) 6 在 VHDL 語言程序中，最重要的就是實(shí)體和構(gòu)造體部分。如果說實(shí)體是系統(tǒng)和外部交流的橋梁，那么構(gòu)造體就是處理內(nèi)外交流的信號(hào)加工廠。下面具體說明實(shí)體和構(gòu)造體。所有設(shè)計(jì)創(chuàng)建使用一個(gè)或多個(gè)實(shí)體。s0, s1 : IN BIT。 END mux。例如，在前面的示例中，關(guān)鍵字是 ENTITY, IS, PORT, IN, INOUT,，等等。用戶創(chuàng)建像復(fù)用一樣的姓名，在上面的例子中，將以小寫顯示。 6 個(gè)端口，一個(gè)是輸入端口，另一個(gè)是輸出端口。這兩個(gè)多路選擇輸入是s0 和 s1，也都是位寬類型。實(shí)體描述外界的接口。比起這里顯示的信息，實(shí)體可以存放更多的信息，但是這為我們提供了建立更復(fù)雜例子的基礎(chǔ)。構(gòu)造體描述了實(shí)體的基本功能，并包含了模擬實(shí)體行為的陳述。計(jì)數(shù)設(shè)備的構(gòu)造體更早的像這樣描述： ARCHITECTURE dataflow OF mux ISSIGNAL select : INTEGER。 x = a AFTER NS WHEN select = 0 ELSEb AFTER NS WHEN 自動(dòng)售貨機(jī)的設(shè)計(jì)與實(shí)現(xiàn) 7 select = 1 ELSEc AFTER NS WHEN select = 2 ELSEd AFTER NS。 關(guān)鍵字 ARCHITECTURE 本聲明描述了一個(gè)實(shí)體的構(gòu)架。該實(shí)體的構(gòu)架是一種被稱為多路復(fù)用的描述。例如，一個(gè)構(gòu)造可能是一個(gè)行為描述，另一個(gè)可能是結(jié)構(gòu)性的描述。在這個(gè)例子中的信號(hào)選擇被宣布為當(dāng)?shù)氐男盘?hào)。所有在 BEGIN 和 END list statement之間的申明被稱為并列的申明，因?yàn)樗械纳昝魍瑫r(shí)執(zhí)行。 Max+plusⅡ 界面友好，使用便捷，被譽(yù)為業(yè)界最易用易學(xué)的EDA 軟件。 Max+plusⅡ開發(fā)系統(tǒng)的特點(diǎn) 開放的界面 ： Max+plusⅡ 支持與 Cadence， Exemplarlogic， Mentor Graphics，Synplicty， Viewlogic 和其它公司所提供的 EDA工具接口。 完全集成化 ： Max+plusⅡ 的設(shè)計(jì)輸入、處理與較驗(yàn)功能全部集成在統(tǒng)一的開發(fā)環(huán)境下，這樣可以加快動(dòng)態(tài)調(diào)試、縮短開發(fā)周期。 模塊化工具 ： 設(shè)計(jì)人員可以從各種設(shè)計(jì)輸入、處理和較驗(yàn)選項(xiàng)中進(jìn)行選擇從而使設(shè)計(jì)自動(dòng)售貨機(jī)的設(shè)計(jì)與實(shí)現(xiàn) 8 環(huán)境用戶化。 Opencore 特征 ： Max+plusⅡ 軟件具有開放核的特點(diǎn)，允許設(shè)計(jì)人員添加自己認(rèn)為有價(jià)值的宏函數(shù)。 硬件描述語言輸入（ Text Editor） ： MAX+PLUSII 軟件中有一個(gè)集成的 文本編輯器 ,該編輯器支持 VHDL,AHDL 和 Verilog 硬件描述語言的輸入 ,同時(shí)還有一個(gè)語言模板使輸入程序語言更加方便 ,該軟件可以對(duì)這些程序語言進(jìn)行編譯并形成可以下載配置數(shù)據(jù)。 還可以使用輸入的波形 (*.WDF 文件 )經(jīng)過編譯生成邏輯功能塊，相當(dāng)于已知一個(gè)芯片的輸入輸出波形，但不知是何種芯片，使用該軟件功能可以解決這個(gè)問題，設(shè)計(jì)出一個(gè)輸入和輸出波形相同 CPLD 電路。 自動(dòng)錯(cuò)誤定位 :在編譯源文件的過程中，若源文件有錯(cuò)誤， Max+Plus2軟件可以自動(dòng)指出錯(cuò)誤類型和錯(cuò)誤所在的位置。 設(shè)計(jì)規(guī)則檢查 :選取 Compile\Processing\Design Doctor 菜單，將調(diào)出規(guī)則檢查醫(yī)生，該醫(yī)生可以按照三種規(guī)則中的一個(gè)規(guī)則檢查各個(gè)設(shè)計(jì)文件，以保證設(shè)計(jì)的可靠性。 多器件劃分 (Partitioner):如果設(shè)計(jì)不能完全裝入一個(gè)器件，編譯器中的多器件劃分模塊，可自動(dòng)的將一 個(gè)設(shè)計(jì)分成幾個(gè)部分并分別裝入幾個(gè)器件中，并保證器件之間的連線最少。 分析時(shí)間 (Analyze Timing):該功能可以分析各個(gè)信號(hào)到輸出端的時(shí)間延遲 ,可以給出延遲矩陣和最高工作頻率。 Max+plusⅡ設(shè)計(jì)過程 設(shè)計(jì)流程：使用 Max+plusⅡ軟件設(shè)計(jì)流程由以下幾部分組成。 (2)、編譯： 先根據(jù)設(shè)計(jì)要求設(shè)定編譯參數(shù)和編譯策略，如器件的選擇、邏輯綜合方式的選擇等。 (3)、仿真：仿真包括功能仿真、時(shí)序仿真和定時(shí)分 析，可以利用軟件的仿真功能來驗(yàn)證設(shè)計(jì)項(xiàng)目的邏輯功能是否正確。 在設(shè)計(jì)過程中，如果出現(xiàn)錯(cuò)誤，則需重新回到設(shè)計(jì)輸入階段，改正錯(cuò)誤或調(diào)整電路后重復(fù)上述過程。 Check) (6)指定管腳 (Max+plusⅡ/Floorplan Editor) (7)保存和編譯源文件 (File/project/Save amp。該軟件的菜單繁多， 要想都學(xué)會(huì)有一定的難度，主要原因是資料問題。 如何獲得幫助 : 最直接的幫助來自于 Max+plusⅡ的 Help 菜單。此時(shí)，鼠標(biāo)變?yōu)閹?號(hào)的箭頭，點(diǎn)擊“特定的項(xiàng)目”就可彈出相應(yīng)的幫助信息。 2 自動(dòng)售貨機(jī)的設(shè)計(jì) 設(shè)計(jì)說明 本文設(shè)計(jì)的自動(dòng)售貨機(jī) [4]可銷售牛奶 (2元 )、果汁 (3元 )兩種商品；售貨機(jī)可識(shí)別 1元和5元兩種貨幣 ,在一次購買過程中，可購買一個(gè)或多個(gè)商品，系統(tǒng)會(huì)自動(dòng)計(jì)算所需錢數(shù)和找零錢數(shù)并自動(dòng)找零。 3個(gè)發(fā)光二極管分別用來顯示交易成功、交易失敗、正在找零。 流程說明 本文設(shè)計(jì)的自動(dòng)售貨機(jī)當(dāng)通電時(shí)，表示一次投幣銷售過程的開始。若不投幣，則自動(dòng)返回初始狀態(tài)。若投幣夠，則出貨找零。本系統(tǒng)的投幣銷售流程圖如圖 2所示： 圖 2 流程圖 各模塊說明 本文設(shè)計(jì)的自動(dòng)售貨機(jī)總體分三個(gè)模塊 [5]：總控模塊、二進(jìn)制譯碼模塊、 BCD 碼譯碼模塊。 總控模塊：總控模塊是本系統(tǒng)最重要的模塊，該模塊大體有 5個(gè)輸入端口和 6個(gè)輸出端口。該模塊 實(shí)現(xiàn)了本系統(tǒng)最重要的交易過程，包括選擇商品、投入貨幣、計(jì)算貨幣，找零出貨等。輸入端 b 是一個(gè) 4位的二進(jìn)制數(shù)，輸出端 bcd0、 bcd1,是兩個(gè) 4位的 BCD 碼。該模塊的原理是將一個(gè) 4位的二進(jìn)制數(shù)轉(zhuǎn)換成 2個(gè) 4位的 BCD 碼，分別為高 4位和低 4位。輸入端 d 是一個(gè) 4位的 BCD碼，輸出端 q是一個(gè) 7位數(shù)，輸出連接到一個(gè) LCD 數(shù)碼管以顯示出來。中間的 3個(gè)輸出端口連接 3個(gè) LED 指示燈，分別指示交易成功、交易失敗、需要找零。最右邊的 6個(gè)模塊是 BCD 譯碼模塊，輸出端口連接 6個(gè) LCD 七段顯示數(shù)碼管。 a 為開始狀態(tài)，當(dāng)有鍵按下時(shí)即進(jìn)入 b狀態(tài)（投幣狀態(tài)）。當(dāng)有貨幣投入，但投幣不夠時(shí)，即進(jìn)入 c 狀態(tài)（繼續(xù)投幣），若等待十秒不投，即進(jìn)入 g 狀態(tài)（退錢），若投幣但還不夠，則繼續(xù)投幣。之后進(jìn)入 f狀態(tài)（延時(shí)）后返回 a狀態(tài)。源程序見附錄的主控模塊。源程序見附錄的主控模塊。源程序見附錄的主控模塊。 showmoneyout 為高電平，表示要找零， moneyout 顯示為 1元，表示找零 1元。源程序見附錄的主控模塊。 success 為高電平，表示一次交易成功，同時(shí) showmoneyout 也為高電平，表示需要找零， moneyout 顯示為 1元，再選擇 3元的商品，投入 5元，所需貨幣先后為 3元和 0 元。圖 8 顯示連續(xù)交易。 圖 9 主控模塊錢不夠但不再投幣的仿真 如圖 9所示：選擇 3元商 品后，在 10秒內(nèi)，再次選擇 2元商品；所需貨幣先后顯示 3元和5元。 showmoneyout為高電平，