數(shù)字定時器的設(shè)計與實(shí)現(xiàn)-在線瀏覽
2024-08-10 01:56本頁面
【正文】 2 參考文獻(xiàn) 13 附錄 14 程序代碼 14 總體電路圖 17 計算機(jī)組成原理課程設(shè)計報告 第一章 總體設(shè)計方案1 總體設(shè)計方案 設(shè)計原理數(shù)字定時器是由計時電路、定時電路，清零電路和報時電路等幾部分組成的。 設(shè)計思路報時電路清零電路計時電路定時電路由于設(shè)計為數(shù)字定時器，所以一定會有脈沖發(fā)送部分，但是由于本次課設(shè)不需要實(shí)際操作，則脈沖發(fā)送部分先不考慮。在程序中通過3個8位寄存器來保存時，分，秒，已達(dá)到輸入輸出。（） 圖 26 設(shè)計環(huán)境設(shè)計軟件：Altera公司的綜合性PLD/FPGA開發(fā)軟件Quartus II。計算機(jī)組成原理課程設(shè)計報告 第二章 詳細(xì)設(shè)計方案2詳細(xì)設(shè)計方案 總體模塊設(shè)計數(shù)字定時器是由計時電路、定時電路，清零電路和報時電路等幾部分組成的。input change,turn,stop。output [7:0]ahour,amin,asec。output [7:0]hour1,min1,sec1。input clk。reg k。計時電路包括時，分，秒的計時，分別類似于模2模60、模60計數(shù)器的形式。 minclk=1。h59) begin sec1=0。 end else begin if(sec1[3:0]==9) begin sec1[3:0]=0。 end else sec1[3:0]=sec1[3:0]+1。 end if(stop==1) begin sec1[7:0]=0。 end endalways (posedge minclk) //分 begin if(stop==1) begin min1[7:0]=0。 end if(min1==839。 hclk=1。 min1[7:4]=min1[7:4]+1。 hclk=0。 hclk=1。 end if(hour1==839。 else begin if(hour1[3:0]==9) begin hour1[3:0]=0。 end else hour1[3:0]=hour1[3:0]+1。 end end 定時電路模塊設(shè)計定時電路也是采用寄存器的方法來保存時，分，通過改變寄存器的里的數(shù)據(jù)來定時。如果Turn在時位上，則每點(diǎn)一下change則改變時位加1，知道23再加1則清零；如果Turn在分位上，則每點(diǎn)一下change則改變分位加1，知道59再加1則清零。 endalways begin if(fm) begin counta=change。 end end always begin asec=839。 endalways (posedge counta) begin if(amin==839。 else begin if(amin[3:0]==9)
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1