verilog-hdl-語言設(shè)計(jì)點(diǎn)陣-在線瀏覽
2024-08-09 19:03本頁面
【正文】 亮度和壽命上的要求高于LED指示燈，平均價(jià)格在指示燈LED之上，超過指示燈位居榜首成為LED的主要應(yīng)用市場(chǎng)。目前LED顯示屏已經(jīng)廣泛應(yīng)用到車站、銀行、證券、醫(yī)院。由于用于顯示屏的LED在亮度和壽命上的要求高于LED指示燈，平均價(jià)格在指示燈LED之上，超過指示燈位居榜首成為LED的主要應(yīng)用市場(chǎng)。特別是2003年彩屏手機(jī)的出現(xiàn)更是推動(dòng)白光LED市場(chǎng)的快速發(fā)展。數(shù)量增速的放緩加上平均價(jià)格的不斷下降，最終導(dǎo)致小尺寸背光源市場(chǎng)增長乏力，同時(shí)，中大尺寸背光源市場(chǎng)雖為廠商新寵，但在2006年還不能形成規(guī)模。2005年背光源市場(chǎng)規(guī)模超過15億元。例如如果想使左上角LED點(diǎn)亮，則Y0=1，X0=0即可。它有16個(gè)共陰極輸出端口，每個(gè)共陰極對(duì)應(yīng)有16個(gè)LED顯示燈。LED點(diǎn)陣每個(gè)點(diǎn)都有一個(gè)紅色的發(fā)光二極管。本實(shí)驗(yàn)采用共陰，當(dāng)二極管的共陽極為高電平，共陰極為低電平時(shí)，所接點(diǎn)發(fā)光；反之處于截止?fàn)顟B(tài)，不放光。(圖17所示)四、電路分析本設(shè)計(jì)采用1616LED點(diǎn)陣屏由4塊88LED點(diǎn)陣拼接而成，每一塊點(diǎn)陣都有8行8 列，因此總共有16根行控制線和16根列控制線。用動(dòng)態(tài)分時(shí)掃描技術(shù)使LED點(diǎn)陣模塊顯示字體，需要進(jìn)行兩步工作。第二步是在掃描模塊的控制下，配合行掃描的次序正確地輸出這些數(shù)據(jù)。以這種方式將若干個(gè)漢字的數(shù)據(jù)貯存在存貯器內(nèi)，就完成了圖像數(shù)據(jù)庫的建立工作。U17,U18,U19以及U20（74HC595）構(gòu)成一個(gè)串入并出的32bit數(shù)據(jù)移位寄存器。在主板上主板上數(shù)據(jù)輸出時(shí)LAD~LDP對(duì)應(yīng)行，而LD1~LD16對(duì)應(yīng)列，最先移入的數(shù)據(jù)被當(dāng)作16列（LD16），最后移入的被當(dāng)作第一行（LDA）。若使用第二和第三種方式，則頻率必須大于168=128Hz。如何在該點(diǎn)陣模塊上顯示漢字是本文設(shè)計(jì)的關(guān)鍵技術(shù)。具體方法是，將4個(gè)88數(shù)組的顯示模塊組合成兩個(gè)16行16列的掃描結(jié)構(gòu)。方案二：Verilog HDL程序設(shè)計(jì)的是硬件，可以“并發(fā)執(zhí)行”。因?yàn)閮蓚€(gè)進(jìn)程是同時(shí)進(jìn)行的（并發(fā)執(zhí)行），如果對(duì)數(shù)組中的漢字?jǐn)?shù)據(jù)按滾動(dòng)的方式更新，則可實(shí)現(xiàn)漢字的滾動(dòng)顯示通過比較我們選擇方案二。方案二中將LED點(diǎn)陣抽象成了一個(gè)二維數(shù)組。六、程序設(shè)計(jì)設(shè)計(jì)程序如下：LIBRARY IEEE。 USE 。ENTITY LED1616 ISPORT(clk48M: IN STD_LOGIC。STR: OUT STD_LOGIC。d_out: OUT STD_LOGIC)。ARCHITECTURE one OF LED1616 ISSIGNAL clk_count: integer range 0 to 400。SIGNAL clk60K,STR_R,SCLK_R,d_out_R: STD_LOGIC。TYPE states IS(st0,st1,st2,st3)。BEGIN STR =STR_R。 d_out =d_out_R。PROCESS (clk48M)BEGIN IF RISING_EDGE(clk48M) THEN IF clk_count =400 THEN clk_count=0。 ELSE clk_count=clk_count+1。 END IF。PROCESS (clk60K)BEGIN IF RISING_EDGE(clk60K) THEN c_state=n_state。END PROCESS。 STR_R =39。 SCLK_R =39。 WHEN st1= n_state=st2。039。039。 STR_R =39。 SCLK_R =39。 WHEN st3= if (t32 = 100000) then n_state=st0。 end if。039。039。 END CASE。PROCESS
物理相關(guān)推薦
鄂ICP備17016276號(hào)-1